“字线接触”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1747562个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其制作方法、电子装置-CN201710312300.7有效
发明人：王胜名;邹陆军;李绍彬;仇圣棻 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2017-05-05 - 公布日： 2020-11-27 - 主分类号： H01L27/11521 文献下载
摘要：本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括制作接触孔时，在字线带状接触区两侧的初始层间介电层中形成保护接触孔，并在去除存储单元器件区中的初始层间介电层时以保护层覆盖所述字线带状接触区，从而避免字线带状接触区中的初始层间介电层被去除。该制作方法可以避免NOR器件接触孔制作中在字线带状接触区出现光刻胶坍塌、控制栅硬掩膜损伤，或者层间介电层在控制栅两层上残余而导致控制栅与源/漏击穿电压降低等问题，提高了器件的性能和良率。
半导体器件及其制作方法电子装置

[发明专利]半导体存储器件及其制作方法-CN201710198532.4有效
发明人：不公告发明人 -专利权人：睿力集成电路有限公司
申请日： 2017-03-29 - 公布日： 2018-03-02 - 主分类号： H01L27/108 文献下载
摘要：本发明提供一种半导体存储器件及其制作方法，于半导体衬底上形成有源区、垂直交错的字线以及鳍状的位线、第一绝缘层及第二绝缘层，位线间填充有隔离材料；定义多个沿字线方向且经过有源区的条形区域并刻蚀形成接触窗；于第一绝缘层及第二绝缘层形成缺口，且相邻的两个条形区域内的位线上的缺口方向为沿字线方向互为相反朝向；于接触窗及缺口内填充导电材料并平坦化；沉积绝缘材料，并于对应于缺口及与部分接触窗区域打开电容器的接触垫窗口本发明通过光刻与等离子蚀刻工艺制作自对准三维接触垫结构，使字线位线数组与电容器数组接合，可在不增加重新布线层的情况之下实现六方最密堆积电容器数组与四方字线位线数组的连接接触。
半导体存储器件及其制作方法

[发明专利]半导体器件及其制造方法-CN202210937645.2在审
发明人：李蕙兰;李基硕 -专利权人：三星电子株式会社
申请日： 2022-08-05 - 公布日： 2023-05-26 - 主分类号： H10B61/00 文献下载
摘要：一种半导体器件包括：衬底，该衬底包括由器件隔离图案限定的有源部分；字线，位于衬底中，字线跨过有源部分并在第一方向上延伸；位线，跨过有源部分和字线，并且在与第一方向相交的第二方向上延伸；第一焊盘，位于有源部分的端部上；第一接触部，位于第一焊盘上并在第一方向上与位线相邻；以及绝缘分离图案，位于字线上并在第二方向上与第一接触部相邻，其中第一接触部包括：阻挡图案，位于第一焊盘上；以及导电图案，从阻挡图案竖直地延伸，以及第一接触部的导电图案的侧表面与绝缘分离图案直接接触
半导体器件及其制造方法

[实用新型]半导体器件-CN201821649396.2有效
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-10-11 - 公布日： 2019-04-19 - 主分类号： H01L21/768 文献下载
摘要：该器件包括：半导体衬底，半导体衬底内设置多个呈阵列排布的有源区以及有源区之间的浅沟槽隔离结构；埋入式字线，位于半导体衬底内，并与有源区的阵列相交；凹槽，位于埋入式字线上方；隔离层，部分地填充于凹槽内，并覆盖埋入式字线；位线接触层，底部为鳍式结构，位于各有源区内埋入式字线之间区域的上方，且位线接触层的两个底角分别位于同一有源区内两个凹槽内；位线导电层，其俯视面投影为条形，位线导电层覆盖位线接触层的上表面，并与有源区的阵列相交本实用新型可以增加位线接触的面积，降低接触电阻，提高存储单元的数据读写性能。
埋入式字线位线接触源区衬底半导体半导体器件本实用新型位线导电层相交半导体技术领域浅沟槽隔离结构底角降低接触电阻存储单元数据读写阵列排布鳍式结构俯视面隔离层上表面覆盖填充投影

[发明专利]平面单元存储元件的硅化物膜制造方法-CN02154746.7无效
发明人：韩昌勋 -专利权人：东部电子株式会社
申请日： 2002-09-05 - 公布日： 2003-06-11 - 主分类号： H01L21/822 文献下载
摘要：平面单元阵列区硅基片中形成字线和位扩散层、外围电路区硅基片中形成字线和源/漏结,仅除外围电路区之外平面单元阵列区字线间填平间隙填充(Gapfill)绝缘膜,在整个基片形成绝缘膜,干法蚀刻绝缘膜直至露出字线表面和外围电路区基片表面,在外围电路区字线侧壁形成衬垫,平面单元阵列区字线上部形成硅化物膜同时,外围电路区字线上部及基片表面形成硅化物膜。在整个基片形成字线,采用硅化物防护膜保护平面单元阵列区中除字线之外激活区同时,使全部字线上部和外围电路区激活区露出,进行硅化物工序,可降低字线布线电阻,还可降低外围电路区的源/漏接触电阻,提高高集成度平面单元元件速度
平面单元存储元件硅化物膜制造方法

[发明专利]半导体器件的制备方法和半导体器件-CN201811046271.5在审
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-09-07 - 公布日： 2020-03-17 - 主分类号： H01L27/108 文献下载
摘要：制备方法包括：提供具有多个有源区的衬底，有源区包括源漏极区和位线接触区，有源区设置字线段和掩埋字线段的字线绝缘结构，位线接触区相对凹陷于源漏极区；在源漏极区上形成保护层，且保护层覆盖字线绝缘结构并具有在位线接触区上形成的接触通道，接触通道连通到位线接触区；在位线接触区上形成阻挡层，阻挡层覆盖接触通道的侧壁和底部；在保护层上及接触通道内形成覆盖阻挡层的位线材料层；图案化位线材料层，以在接触通道之上形成高于保护层的位线层，位线层还具有一体形成在接触通道内的位线接触部，阻挡层位于位线接触部和位线接触区之间。
半导体器件制备方法

[发明专利]静态随机存取存储器(SRAM)-CN00809871.9有效
发明人： T·舒尔茨;G·恩德尔斯;L·里施;D·维德曼 -专利权人：西门子公司
申请日： 2000-04-26 - 公布日： 2002-11-13 - 主分类号： H01L27/11 文献下载
摘要：此阵列包括排列成行和列的多个SRAM单元,每一个单元具有连接到字线接触的字线,此字线接触被单元中相邻的4个单元共用。一个单元具有多个安排来提供SRAM电路的电互连的MOS晶体管,每一个单元具有VDD接触和VSS接触,这种接触中的一个被排列在每一个单元的中心,而另一个接触被相邻的4个单元共用。每一个单元具有接触中的一个公共接触和排列在单元周边角落区的字线接触。
静态随机存取存储器 sram

[发明专利]半导体存储装置及其制作工艺-CN202310896188.1在审
发明人：颜逸飞;赖惠先 -专利权人：福建省晋华集成电路有限公司
申请日： 2021-06-24 - 公布日： 2023-09-22 - 主分类号： H10B41/40 文献下载
摘要：本公开了一种半导体存储装置及其制作工艺，包括衬底、有源结构、浅沟渠隔离、以及多条字线。有源结构设置在衬底中，并且还包括第一有源区以及第二有源区。字线设置在衬底内，并与有源区单元交错。字线包括第一字线以及第二字线，部分的有源区单元的一端直接接触第二字线，另一端直接接触第二有源区。藉此，可获得较稳定的结构。
半导体存储装置及其制作工艺

[发明专利]半导体结构及其制备方法-CN202210618435.7在审
发明人：尤康 -专利权人：长鑫存储技术有限公司
申请日： 2022-06-01 - 公布日： 2022-09-06 - 主分类号： H01L21/8242 文献下载
摘要：本发明提供一种半导体结构及其制备方法，涉及半导体技术领域，该半导体结构的制备方法包括：提供基底，基底中设置有多个间隔设置的有源区；在有源区内同时形成数个间隔设置的凹槽以及位于相邻凹槽之间的位线接触槽；在凹槽内形成字线，以及在位线接触槽内形成位线接触结构。本发明通过在有源区内同时形成数个间隔设置的凹槽以及位于相邻凹槽之间的位线接触槽，并在凹槽内形成字线，在位线接触槽内形成位线接触结构，这样，可以减少字线和位线接触结构在制备过程中的制备工艺步骤，从而降低制备成本
半导体结构及其制备方法

[发明专利]进行电容器连接再分布的集成存储器以及形成集成存储器的方法-CN202111492144.X在审
发明人： G·杨;V·奈尔;D·D·史莱伦;A·潘戴;李康乐;解志强;S·博尔萨里;M·K·阿赫塔尔;李时雨 -专利权人：美光科技公司
申请日： 2021-12-08 - 公布日： 2022-09-09 - 主分类号： H01L27/108 文献下载
摘要：一些实施例包含集成组件，其具有在多对电容器接触区之间的数字线接触区。所述电容器接触区布置有呈大体上矩形配置的六个邻近电容器接触区。导电插塞与所述电容器接触区耦合。导电再分布材料与所述导电插塞耦合。数字线在所述数字线接触区上方。绝缘区在所述数字线与所述导电插塞之间。所述绝缘区含有空隙和/或低k介电材料。电容器与所述导电再分布材料的所述上表面耦合。
进行电容器连接再分集成存储器以及形成方法

[发明专利]垂直存储器件及其制造方法-CN201811570368.6在审
发明人：白石千 -专利权人：三星电子株式会社
申请日： 2018-12-17 - 公布日： 2020-03-20 - 主分类号： H01L27/11575 文献下载
摘要：一种垂直存储器件包括：具有外围电路互连的基板；堆叠在基板上的多个下字线；穿过所述多个下字线的多个垂直沟道结构；第一单元接触插塞，包括比所述多个下字线中的第一下字线的底表面低的底端并且连接到第一下字线；以及多个下绝缘层和多个第一下模图案，位于第一下字线下面并从基板起彼此交替地堆叠。
垂直存储器件及其制造方法

[发明专利]半导体存储器-CN201810879819.8在审
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-08-03 - 公布日： 2020-02-14 - 主分类号： H01L27/108 文献下载
摘要：本发明提出一种半导体储存器结构，包括：衬底、字线、位线接触和位线，其中，相邻两字线间形成有贯通的沟渠，沟渠包括接触窗口和窗口间凹槽，窗口间凹槽相对于接触窗口具有再凹入表面，再凹入深度介于5.8nm～8.5nm，使相邻的位线接触不互相电连接；在字线延伸方向上，位线接触的侧蚀深度之和与窗口间凹槽的再凹入深度成正比。本发明同时还提出另一种半导体存储器结构，其沟渠内的接触窗口相对于窗口间凹槽具有再凹入表面，再凹入表面低于沟渠内的隔离结构的表面；在字线延伸方向上，位线接触具有垂直的剖切外形。本发明通过控制刻蚀剂气体的比例或者选用不同的刻蚀剂有效地解决了因窗口间凹槽的相对较低的再凹入表面的形成导致位线接触严重侧蚀的问题。
位线接触凹入表面沟渠接触窗口字线延伸方向凹入侧蚀字线半导体存储器结构储存器结构刻蚀剂气体隔离结构成正比垂直的电连接刻蚀剂有效地衬底剖切位线半导体贯通

[实用新型]半导体存储器结构-CN201821248277.6有效
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-08-03 - 公布日： 2019-02-01 - 主分类号： H01L27/108 文献下载
摘要：本实用新型提出一种半导体存储器结构，包括：衬底、字线、位线接触和位线，其中，相邻两字线间形成有贯通的沟渠，沟渠包括接触窗口和窗口间凹槽，窗口间凹槽相对于接触窗口具有再凹入表面，再凹入深度介于5.8nm～8.5nm，使相邻的位线接触不互相电连接；在字线延伸方向上，位线接触的侧蚀深度之和与窗口间凹槽的再凹入深度成正比。本实用新型还提出另一种半导体存储器结构，其沟渠内的接触窗口相对于窗口间凹槽具有再凹入表面，再凹入表面低于沟渠内的隔离结构表面；在字线延伸方向上，位线接触具有垂直的剖切外形。本实用新型的半导体存储器结构有效地解决了因窗口间凹槽的相对较低的再凹入表面的形成导致位线接触严重侧蚀的问题。
位线接触半导体存储器结构凹入表面沟渠本实用新型接触窗口字线延伸方向凹入侧蚀字线隔离结构表面成正比垂直的电连接有效地衬底剖切位线贯通

[发明专利]半导体装置-CN98116874.4无效
发明人：石垣佳之;本田裕己 -专利权人：三菱电机株式会社
申请日： 1998-08-05 - 公布日： 1999-04-14 - 主分类号： H01L27/11 文献下载
摘要：在具有存储单元的半导体装置中,在其存储单元区域中形成字线的分流连接用的区域35i和包含金属的第1布线层、即分流用的字线18g。在存储单元区域中,通过在接触孔17e的内部形成的字线接触用的拴62e,使该分流连接用的区域35i和分流用的字线18g进行导电连接。
半导体装置

[实用新型]一种半导体单元接触结构-CN201821785107.1有效
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-10-31 - 公布日： 2019-08-06 - 主分类号： H01L27/108 文献下载
摘要：提供一种半导体单元接触结构，应用于半导体器件，其中，单元接触形成于一衬底上，衬底具有由浅沟道隔离槽形成的隔离区以及由隔离区界定出的多个有源区；在衬底中具有与相应的有源区相交的多个字线沟槽以及在埋置于字线沟槽中的字线结构；在衬底上还具有与相应的有源区相交的多个位线结构，位线结构与衬底的两个相邻字线结构之间的部分电连接；两相邻的位线结构之间形成开口。通过在多晶硅层中增加一层氧化硅，利用氧化硅电阻较高于多晶硅的性质降低单元接触的漏电机制。
衬底源区半导体单元接触结构位线结构字线沟槽字线结构隔离区氧化硅相交浅沟道隔离槽半导体器件单元接触多晶硅层降低单元漏电机制电连接多晶硅线结构个位电阻界定开口应用