“多晶硅”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果302187个，建议您升级VIP下载更多相关专利

[发明专利]一种提高多晶硅薄膜电阻稳定性的方法-CN201010589424.8有效
发明人：肖志强;张继;吴建伟;徐政 -专利权人：无锡中微晶园电子有限公司
申请日： 2010-12-15 - 公布日： 2011-06-29 - 主分类号： H01L21/02 文献下载
摘要：本发明涉及一种提高多晶硅薄膜电阻稳定性的方法，其包括如下步骤：a、在多晶硅淀积舟的插槽内间隔安装假片，通过离子注入设备对假片进行至少两次多晶硅淀积；b、安装衬底，衬底上生长氧化层；c、离子注入设备对衬底进行多晶硅淀积；d、对多晶硅薄膜层进行离子注入；e、在多晶硅薄膜层涂布光刻胶；f、刻蚀多晶硅薄膜层；g、多晶硅薄膜层进行源漏注入；h、去除光刻胶；i、在上述多晶硅薄膜层上得到金属前介质薄膜；j、对衬底上的多晶硅薄膜层进行退火工艺本发明能改善多晶硅薄膜电阻工艺的工序能力，工艺操作简单，降低加工成本，安全可靠。
一种提高多晶薄膜电阻稳定性方法

[发明专利]半导体器件制作方法、半导体器件及电子装置-CN201510179852.6有效
发明人：李敏 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2015-04-16 - 公布日： 2019-09-03 - 主分类号： H01L21/321 文献下载
摘要：本发明提供一种半导体器件的制作方法，其包括：提供半导体衬底，并在所述半导体衬底上形成闪存区字线多晶硅层；执行平坦化工艺，以平坦化所述字线多晶硅层；执行热处理工艺以氧化所述字线多晶硅层的表层和多晶硅残渣，形成缓冲层；去除所述缓冲层；执行字线回刻以获得期望高度的多晶硅层。本发明提出的半导体器件的制作方法，在字线回刻之前通过氧化字线多晶硅层的表层形成缓冲层，并且由于在形成缓冲层的过程中，一并将字线多晶硅平坦化中产生的多晶硅残渣氧化，因而可随后通过去除所述缓冲层一并将字线多晶硅平坦化中产生的多晶硅残渣去除，解决目前字线平坦化后容易出现两个字线中间的多晶硅高度较高的问题。
半导体器件制作方法电子装置

[发明专利]一种适用于宽尺寸沟槽的多晶硅填充方法-CN201710564625.4有效
发明人：张欣 -专利权人：南京溧水高新创业投资管理有限公司
申请日： 2017-07-12 - 公布日： 2020-09-01 - 主分类号： H01L21/02 文献下载
摘要：本发明提供了一种适用于宽尺寸沟槽的多晶硅填充方法。所述适用于宽尺寸沟槽的多晶硅填充方法包括：在宽尺寸沟槽进行第一次多晶硅填充，形成第一多晶硅层；对所述第一多晶硅层表面进行氧化处理，形成二氧化硅层；分别对所述二氧化硅层和所述第一多晶硅层进行回刻处理；将所述宽尺寸沟槽内部的二氧化硅层去除，其中所述宽尺寸沟槽内部填充的第一多晶硅层使得所述宽尺寸沟槽的有效宽度变窄；在所述宽尺寸沟槽进行第二次多晶硅填充，并形成所述第二多晶硅层；对所述第二多晶硅层进行回刻处理，以去除所述宽尺寸沟槽以外的第二多晶硅层
一种适用于尺寸沟槽多晶填充方法

[发明专利]半导体器件及其制备方法-CN201610486009.7有效
发明人：陈永;董天化;吴亮;金岚;包小燕 -专利权人：中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2016-06-22 - 公布日： 2020-06-30 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种半导体器件及其制备方法，包括：提供半导体衬底，部分所述半导体衬底上形成有层叠设置的第一多晶硅层和介质层，以及围绕所述第一多晶硅层和所述介质层的侧墙；形成复合多晶硅层，所述复合多晶硅层覆盖所述介质层、所述侧墙以及剩余的部分所述半导体衬底，所述侧墙上的所述复合多晶硅层具有至少一个台阶；在所述复合多晶硅层表面形成金属硅化物，本发明中，在半导体衬底上形成复合多晶硅层，侧墙上的复合多晶硅层具有至少一个台阶，使得复合多晶硅层在侧墙处的坡度降低，形成的金属层可以完整的覆盖复合多晶硅层，从而形成完整的金属硅化物，降低复合多晶硅层的电阻，从而提高半导体器件的性能。
半导体器件及其制备方法

[发明专利]半导体结构的形成方法-CN202210947270.8有效
发明人：龙思阳;朱红波;胡良斌;唐斌 -专利权人：广州粤芯半导体技术有限公司
申请日： 2022-08-09 - 公布日： 2022-11-04 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了一种半导体结构的形成方法，包括：提供一衬底，所述衬底上形成有多晶硅层；对所述多晶硅层的整个表面进行离子注入工艺，在所述多晶硅层的整个表面产生非晶层以降低所述多晶硅层的表面粗糙度；在所述多晶硅层的上方形成金属插塞，所述金属插塞与所述多晶硅层电连接。所述多晶硅层的表面粗糙度的降低，增大所述金属插塞与所述多晶硅层之间的接触面积，降低了所述金属插塞与所述多晶硅层之间接触电阻。并且，在进行所述多晶硅层的整个表面离子注入时，无需使用光罩和光刻胶作为掩模。进一步的，离子注入中的离子源可以为掺杂离子，也可以为非掺杂离子，非掺杂离子不会影响所述多晶硅层的电导率。
半导体结构形成方法

[发明专利]分栅快闪存储器及其形成方法-CN202010530967.6有效
发明人：刘冲;邹永金;曹秀亮 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2020-06-11 - 公布日： 2023-04-18 - 主分类号： H10B41/30 文献下载
摘要：本发明提供了一种分栅快闪存储器及其形成方法，在所述隧穿氧化层上生长多晶硅层并在所述多晶硅层中掺杂；所述多晶硅层的顶部不掺杂，或者，在厚度方向上，所述多晶硅层的顶部的掺杂浓度小于所述多晶硅层的底部的掺杂浓度；刻蚀所述多晶硅层形成字线层。多晶硅层被刻蚀的速率与多晶硅层的掺杂浓度正相关，多晶硅层的顶部不掺杂或者多晶硅层的顶部具有较小的掺杂浓度，如此一来，多晶硅层的顶部具有较低的刻蚀速率，这有利于凹陷高度的提高，从而增大形成字线层的厚度。
分栅快闪存及其形成方法

[发明专利]电荷耦合功率MOSFET器件及其制造方法-CN201710257868.3有效
发明人：朱袁正;叶鹏;刘晶晶 -专利权人：无锡新洁能股份有限公司
申请日： 2017-04-19 - 公布日： 2023-09-01 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种电荷耦合功率MOSFET器件及其制造方法，包括有源区、栅极引出区和终端保护区，有源区和栅极引出区设有第一沟槽，终端保护区设有第二沟槽；第一沟槽内设有第一导电多晶硅和第二导电多晶硅，第一导电多晶硅和第二导电多晶硅由第二绝缘氧化层隔离；第二沟槽内淀积有第三导电多晶硅和第四导电多晶硅，第三导电多晶硅和第四导电多晶硅由第二绝缘氧化层隔离；导电多晶硅上方覆盖绝缘介质层，绝缘介质层上设置导电多晶硅的接触孔，器件上方设有源极金属和栅极金属，源极金属和栅极金属分别通过接触孔与导电多晶硅欧姆接触
电荷耦合功率 mosfet 器件及其制造方法

[实用新型]电荷耦合功率MOSFET器件-CN201720412542.9有效
发明人：朱袁正;叶鹏;刘晶晶 -专利权人：无锡新洁能股份有限公司
申请日： 2017-04-19 - 公布日： 2017-12-01 - 主分类号： H01L29/78 文献下载
摘要：本实用新型涉及一种电荷耦合功率MOSFET器件，包括有源区、栅极引出区和终端保护区，有源区和栅极引出区设有第一沟槽，终端保护区设有第二沟槽；第一沟槽内设有第一导电多晶硅和第二导电多晶硅，第一导电多晶硅和第二导电多晶硅由第二绝缘氧化层隔离；第二沟槽内淀积有第三导电多晶硅和第四导电多晶硅，第三导电多晶硅和第四导电多晶硅由第二绝缘氧化层隔离；导电多晶硅上方覆盖绝缘介质层，绝缘介质层上设置导电多晶硅的接触孔，器件上方设有源极金属和栅极金属，源极金属和栅极金属分别通过接触孔与导电多晶硅欧姆接触
电荷耦合功率 mosfet 器件

[实用新型]一种用于多晶硅生产的破碎筛分磁选系统-CN202222985976.1有效
发明人：王跃强;时梁 -专利权人：四川博利琦自动化设备有限公司
申请日： 2022-11-10 - 公布日： 2023-04-18 - 主分类号： B02C21/00 文献下载
摘要：本实用新型公开了一种用于多晶硅生产的破碎筛分磁选系统，属于多晶硅加工设备技术领域，以解决现有的多晶硅在加工的过程中需要进行多次的转运，在转运的过程中会有大量粉尘产生，也容易对多晶硅造成污染的问题，包括多晶硅破碎机、多级筛分机和多级磁选机，多级筛分机的底端安装有底座，多晶硅先通过多晶硅破碎机3进行破碎作业，然后经过多级筛分机5的筛分，最后经过多级磁选机7进行磁选除杂作业，由此即可得到所需的多晶硅，由此来减少多晶硅在生产过程中出现的转运次数，从而提高生产的效率，通过除尘结构6对生产过程中产生的粉尘进行收集作业，而且也能够防止最终得到的多晶硅中含有粉尘，从而保证多晶硅的质量。
一种用于多晶生产破碎筛分磁选系统

[发明专利]多晶硅晶粒尺寸测量装置及多晶硅晶粒的尺寸测量方法-CN201610643326.5有效
发明人：余宏萍 -专利权人：武汉华星光电技术有限公司
申请日： 2016-08-08 - 公布日： 2019-02-19 - 主分类号： H01L21/66 文献下载
摘要：本发明提供一种多晶硅晶粒尺寸测量装置及多晶硅晶粒的尺寸测量方法，所述多晶硅晶粒尺寸测量装置的结构简单，所述多晶硅晶粒的尺寸测量方法易于操作，利用光学原理测量多晶硅晶粒尺寸，可快速有效的分析出多晶硅薄膜的晶粒尺寸和结晶均匀性，减少了切片、泡酸和扫描电子显微镜测试环节，提高多晶硅晶粒尺寸测量效率和降低生产成本，并可对生产过程中多晶硅薄膜的结晶质量进行量化性实时监控。
多晶晶粒尺寸测量装置测量方法

[发明专利]多晶硅破碎物的制造方法、以及管理多晶硅破碎物的表面金属浓度的方法-CN201880027331.0有效
发明人：西村茂树 -专利权人：株式会社德山
申请日： 2018-04-19 - 公布日： 2023-08-01 - 主分类号： C01B33/035 文献下载
摘要：本发明涉及一种多晶硅破碎物的制造方法，其包括：通过西门子法来制造多晶硅棒的工序；将该多晶硅棒破碎，得到多晶硅破碎物的工序；以及将该多晶硅破碎物在清洗槽内蚀刻来清洗的工序，在该清洗工序中，包括如下工序：使具有被控制的形状和尺寸的多晶硅小片组存在于清洗槽内，测定蚀刻处理前后的该多晶硅小片组的重量变化，管理清洗工序。另外，本发明涉及一种多晶硅破碎物的表面金属浓度的管理方法。
多晶破碎制造方法以及管理表面金属浓度

[发明专利]降低多晶耗尽效应的制作多晶硅栅极晶体管的方法-CN200510062883.X无效
发明人：王俞仁;颜英伟;郑力源;詹书俨;黄国泰 -专利权人：联华电子股份有限公司
申请日： 2005-04-05 - 公布日： 2006-10-18 - 主分类号： H01L21/336 文献下载
摘要：一种制作多晶硅栅极晶体管的方法，首先提供一基底；在该基底表面上形成栅极介电层；在该栅极介电层上沉积多晶硅层；将非晶硅化物种注入该多晶硅层中，藉此将该多晶硅层的上部非晶硅化；进行离子掺杂，将离子注入该多晶硅层中；对该多晶硅层进行退火，同时活化注入该多晶硅层中的该离子；将该多晶硅层蚀刻成栅极结构；在该栅极结构两侧的该基底中形成漏极/源极。
降低多晶耗尽效应制作栅极晶体管方法

[发明专利]屏蔽栅沟槽型MOSFET的制造方法-CN201711075635.8在审
发明人：蔡晨;丛茂杰 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2017-11-06 - 公布日： 2018-03-06 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种屏蔽栅沟槽型MOSFET的制造方法，包括如下步骤步骤一、提供表面形成有硅外延层的硅衬底并进行光刻刻蚀形成沟槽；步骤二、形成底部氧化层；步骤三、形成第一层多晶硅将沟槽完全填充；步骤四、进行热退火，利用热退火使第一层多晶硅再结晶并消除第一层多晶硅的缝隙；步骤五、对第一层多晶硅进行回刻并形成由保留于沟槽底部的第一层多晶硅组成多晶硅屏蔽栅。本发明能提高多晶硅屏蔽栅的表面形貌，进而提高多晶硅屏蔽栅的表面深度的均匀性，提高多晶硅屏蔽栅的屏蔽效果。
屏蔽沟槽 mosfet 制造方法

[发明专利]一种半导体单元接触结构及其形成方法-CN201811289731.7在审
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-10-31 - 公布日： 2020-05-08 - 主分类号： H01L27/108 文献下载
摘要：形成方法包括：a.在待处理元件上沿待处理部形状沉积一层多晶硅，形成多晶硅沉积层；b.在多晶硅层表面上沉积一层氧化硅，形成氧化硅隔离层；c.在氧化硅层表面继续沉积多晶硅，形成多晶硅覆盖层；d.刻蚀多晶硅覆盖层和部分氧化硅隔离层；e.过度刻蚀部分多晶硅沉积层以暴露单元接触的接触部。通过在多晶硅层中沉积一层氧化硅，利用氧化硅电阻较高于多晶硅的性质降低单元接触的漏电机制。
一种半导体单元接触结构及其形成方法

[发明专利]多晶硅熔丝监控结构及监控方法-CN201310304225.1有效
发明人：苗彬彬 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2013-07-19 - 公布日： 2017-12-05 - 主分类号： H01L23/525 文献下载
摘要：本发明公开了一种多晶硅熔丝监控结构，包含一段特定长宽的多晶硅熔丝，及两连接该多晶硅熔丝两端的引出端，距离多晶硅及引出端一定距离包围有一圈不闭合的链条型环带，环带两端为另两引出端。本发明还公开了所述多晶硅熔丝监控结构的监控方法，通过上述结构，调整链条型环带与多晶硅熔丝之间的距离，能有效监控多晶硅熔丝熔断前后，不闭合链条型环带的电阻值的变化，得出多晶硅熔丝到多晶硅熔丝周围电路的安全距离
多晶硅熔丝监控结构方法