“保护器件”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2716603个，建议您升级VIP下载更多相关专利

[发明专利]显示面板和显示装置-CN201810361176.8有效
发明人：方月婷;韩立静;辛宇;陈娴 -专利权人：上海天马有机发光显示技术有限公司
申请日： 2018-04-20 - 公布日： 2021-07-23 - 主分类号： H01L27/32 文献下载
摘要：显示面板包括显示区，显示区包括发光区和非发光区，阵列层包括基板层和多条位于非发光区的金属线；显示层位于阵列层之上，包括多个发光器件，发光器件包括阳极、发光层和阴极；支撑结构位于相邻的两个发光器件之间且位于非发光区；位于显示区的指纹识别区，指纹识别区包括多个光感器件，光感器件位于阵列层远离显示层一侧；支撑结构包括第一支撑结构，第一支撑结构位于指纹识别区，第一支撑结构在基板层的正投影为第一投影，金属线在基板层的正投影为第二投影本发明能够增加光感器件接收的指纹识别所需的光量，提高指纹识别精度。
显示面板显示装置

[发明专利]显示面板和显示装置-CN201810516345.0有效
发明人：崔锐利;彭超;王永志;彭涛 -专利权人：武汉天马微电子有限公司
申请日： 2018-05-25 - 公布日： 2021-02-09 - 主分类号： G09F9/30 文献下载
摘要：显示面板，包括显示区，显示区包括多个发光区和包围发光区的非发光区，显示区被划分为指纹识别区和非指纹识别区；阵列层，包括多个像素驱动电路；显示层，位于阵列层靠近显示面板出光面一侧，显示层包括多个发光器件，一个发光区包括一个发光器件，一个像素驱动电路驱动一个发光器件；光感器件，位于指纹识别区，且位于非发光区；在指纹识别区内的单位面积内设置发光器件的个数小于在非指纹识别区的单位面积内设置发光器件的个数，在相同的灰阶驱动信号下
显示面板显示装置

[发明专利]电致变色器件的离子传导层材料筛选方法-CN201811612216.8有效
发明人：孟凡禹;余刚;刘静;汪洪 -专利权人：中国建筑材料科学研究总院有限公司
申请日： 2018-12-27 - 公布日： 2021-06-18 - 主分类号： G02F1/155 文献下载
摘要：本发明是关于一种电致变色器件的离子传导层材料筛选方法。所述电致变色器件包括两层透明导电层以及设置于两层透明导电层之间的离子传导层和电致变色层，所述筛选方法包括：建立电致变色器件模型；计算两层透明导电层之间的最小电势差ΔUminbs的大小；ΔUmin≧Ubs时，该电致变色层采用的材料能作为所述电致变色器件的离子传导层材料所述筛选方法通过对组成电致变色器件的材料参数数据处理，获取能够驱动所述电致变色器件电致变色的临界值σcdmax，电子电导率小于等于σcdmax
变色器件离子传导材料筛选方法

[发明专利]3D存储器件的制造方法及3D存储器件-CN201811117823.7有效
发明人：胡斌;肖莉红 -专利权人：长江存储科技有限责任公司
申请日： 2018-09-21 - 公布日： 2021-05-11 - 主分类号： H01L27/11551 文献下载
摘要：本申请公开了一种3D存储器件的制造方法及3D存储器件。3D存储器件包括：叠层结构，所述叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层；贯穿所述叠层结构的多个沟道柱；位于所述叠层结构的第一表面和第二表面之一上的多条位线；以及位于所述叠层结构的所述第一表面和第二表面另一个上的公共源线该3D存储器件采用分别位于3D存储器件堆叠结构的第一表面和第二表面的公共源线和位线，双面布线降低了布线密度，增加了布线宽度，降低了工艺难度，简化了制造工艺，从而提高3D存储器件的良率和可靠性。
存储器件制造方法

[发明专利]一种阵列基板、阵列基板的制作方法和显示面板-CN201811350775.6有效
发明人：葛邦同;付婷婷;姚宇 -专利权人：惠科股份有限公司
申请日： 2018-11-14 - 公布日： 2021-05-18 - 主分类号： H01L29/786 文献下载
摘要：由于器件的比例缩小，目前器件的绝缘层一般由一层绝缘材料组成，单层绝缘材料稳定性差，界面缺陷态多，漏电流大，器件抗高压能力差，容易被金属层高电压击穿(如隧穿效应)而导致器件永久性损坏，若采用至少两个绝缘结构就能很好的避免此类问题，在半导体层和绝缘层之间增加一层氧化层作为过渡层，使界面性质连续变化，从而使半导体和氧化层之间具有较低的缺陷态密度，此外再在氧化层下面加一层高介电常数的绝缘层，避免器件击穿产生，大大提高器件稳定性。
一种阵列制作方法显示面板

[发明专利]存储器在线检查系统及方法-CN201310065105.0有效
发明人：林先贤;谭谨;刘传勇;蔡春田;迟宝全;沈雪亮;戴康;王佞;吴耀东 -专利权人：上海富欣智能交通控制有限公司
申请日： 2013-03-01 - 公布日： 2014-06-25 - 主分类号： G06F11/08 文献下载
摘要：本发明公开了一种存储器在线检查系统及方法，包括：中央处理器CPU；可编程逻辑器件；存储器，存储器的低位存储区保存原始数据，高位存储区保存校验数据；可编程逻辑器件通过数据总线和地址总线连接至中央处理器CPU，中央处理器CPU输出检查使能控制信号给可编程逻辑器件，可编程逻辑器件反馈错误信号给中央处理器CPU；可编程逻辑器件通过低位数据总线、高位数据总线和地址总线连接至存储器，低位数据总线传输原始数据信息给存储器本发明通过差异化的冗余数据信息以及结合地址信息产生的校验码实现对存储器数据的验证，可实时发现器件永久失效或随机干扰带来的存储器数据的读写错误。
存储器在线检查系统方法

[发明专利]一种电池掉电检测电路-CN201210489531.2有效
发明人：陈昱 -专利权人：比亚迪股份有限公司
申请日： 2012-11-27 - 公布日： 2014-06-04 - 主分类号： H03K17/28 文献下载
摘要：本发明提供一种电池掉电检测电路，包括掉电检测器件，用于根据电池掉电的时间，产生第一掉电检测信号和第二掉电检测信号；信号产生器件，用于当电池恢复供电时，产生触发信号，并给第一触发器供电；第一触发器，用于接收掉电检测器件的第一掉电检测信号和第二掉电检测信号，并根据信号产生器件的触发信号，将输出信号与掉电检测器件的第一掉电检测信号或第二掉电检测信号进行同步，以及当信号产生器件给所述第一触发器供电时，保持所述输出信号；控制器，用于根据第一触发器的输出信号，控制系统自动开机工作或停止开机工作
一种电池掉电检测电路

[发明专利]嵌入式锗硅工艺中静态随机存储器及写入冗余度改善方法-CN201310491611.6有效
发明人：俞柳江 -专利权人：上海华力微电子有限公司
申请日： 2013-10-18 - 公布日： 2014-02-12 - 主分类号： H01L27/11 文献下载
摘要：一种嵌入式锗硅工艺中静态随机存储器，包括：硅基衬底；NMOS器件；PMOS器件，PMOS器件之栅极设置在硅基衬底上，PMOS器件之源极区、漏极区分别设置在栅极两侧之硅基衬底内，且在源极区和漏极区中设置嵌入式锗硅本发明通过在PMOS器件的源极区、漏极区中设置内嵌式锗硅，增加所述PMOS器件沟道中的压应力，从而提高空穴迁移率；通过在上拉晶体管之源极区、漏极区内不设置内嵌式锗硅，使得上拉晶体管在沟道方向上的压应力减小
嵌入式工艺静态随机存储器写入冗余改善方法

[发明专利]碳化硅MOSFET器件及其制作方法-CN201510574417.3有效
发明人：汤益丹;申华军;白云;周静涛;杨成樾;刘新宇;李诚瞻;刘国友 -专利权人：中国科学院微电子研究所;株洲南车时代电气股份有限公司
申请日： 2015-09-10 - 公布日： 2018-03-23 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种优化P+区域的自对准碳化硅MOSFET器件及其制作方法。该自对准碳化硅MOSFET器件由多个相同元胞并联而成，且这些碳化硅MOSFET器件元胞是均匀排列的。该碳化硅MOSFET器件元胞包括两个源极、一个栅极、一个栅氧化层、两个N+源区、两个P+接触区、两个P阱、一个N‑漂移层、一个缓冲层、一个N+衬底、一个漏极和一个隔离介质层。本发明通过优化P+区域，形成良好的源极欧姆接触，降低导通电阻，同时短接源极与P阱，防止寄生NPN和PiN的寄生晶体管效应，可兼顾器件导通特性和击穿特性，可应用于高压、高频碳化硅MOSFET器件中。
碳化硅 mosfet 器件及其制作方法

[发明专利]多晶硅电迁移测试结构及测试方法-CN201210238569.2有效
发明人：冯军宏;甘正浩 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-07-10 - 公布日： 2014-01-29 - 主分类号： H01L23/544 文献下载
摘要：一种多晶硅电迁移测试结构及测试方法，所述多晶硅电迁移测试结构包括：两个相同的待检测多晶硅器件，两个相同的金属互连结构，电流输入端和电流输出端；位于所述电流输入端和电流输出端之间的两条串联电路，每一个串联电路包括一个待检测多晶硅器件和一个金属互连结构，所述两条串联电路之间并联连接，其中一条串联电路通过待检测多晶硅器件的一端与电流输入端相连接，另一条串联电路通过金属互连结构的一端与电流输入端相连接。利用所述多晶硅电迁移测试结构来检测待检测多晶硅器件的电阻变化值时，获得的电阻变化值因为消除了温度、施加测试电流对待检测多晶硅器件产生的影响，从而准确获得电迁移对待检测多晶硅器件的电阻的变化程度。
多晶迁移测试结构方法

[发明专利]一种散热系统的诊断方法-CN201310371431.4有效
发明人：刘强;景来军 -专利权人：联合汽车电子有限公司
申请日： 2013-08-23 - 公布日： 2013-12-04 - 主分类号： G01M99/00 文献下载
摘要：本申请公开了一种散热系统的诊断方法，所述散热系统用于对发热器件进行散热冷却，所述发热器件的温度由温度传感器实时检测。所述方法包括如下步骤：第1步，将导致发热器件的发热量发生变化的物理量的某一个状态称为一种工况，至少记录从一种工况变化到另一种工况的时间、以及温度传感器检测到的在此时间区段内的温度变化情况。第2步，当发热器件处于所记录的一种工况到另一种工况时，比较相同时间内的温度传感器检测到的实际温度变化情况与所记录的温度变化情况。当两者相符，则判定发热器件的散热系统工作正常。当两者不相符，则判定发热器件的散热系统出现故障，发出报警信号或进行故障处理。本申请成本低廉，可涵盖任意种类的散热系统故障。
一种散热系统诊断方法

[发明专利]CMOS器件及其形成方法-CN201310002693.3有效
发明人：江国诚;朱熙甯;骆家駉;张惠政;苏俊钟 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-01-05 - 公布日： 2013-12-04 - 主分类号： H01L27/092 文献下载
摘要：公开一种半导体器件和制造半导体器件的方法。示例性半导体器件包括具有第一区域和第二区域的衬底。该半导体器件还包括在位于第一区域中的衬底上方以及第一隔离区域与第二隔离区域之间形成的第一缓冲层，以及在位于第二区域中的衬底上方以及第一隔离区域与第二隔离区域之间形成的第二缓冲层。该半导体器件还包括在位于第一区域中的第一缓冲层上方以及第一隔离区域与第二隔离区域之间形成的第一鳍结构，以及在位于第二区域中的第二缓冲层上方以及第一隔离区域与第二隔离区域之间形成的第二鳍结构。本发明提供了CMOS器件及其形成方法。
cmos 器件及其形成方法

[发明专利]一种非对称LDMOS工艺偏差的监控结构及其制造方法-CN201210169563.4有效
发明人：仲志华 -专利权人：上海华虹NEC电子有限公司
申请日： 2012-05-28 - 公布日： 2013-12-18 - 主分类号： H01L27/088 文献下载
摘要：本发明公开了一种非对称LDMOS工艺偏差的监控结构，包括：版图设计完全相同并列排布的两个非对称LDMOS器件，所述两个非对称LDMOS器件共P型阱区，所述共P型阱区中形成有间隔排列的N型重参杂区和P型重参杂区；所述两个非对称LDMOS器件共用一衬底引出端，所述两个非对称LDMOS源极均与共用衬底引出端通过金属硅化物以及接触孔和金属引线共接，所述两个非对称LDMOS栅极分别作为引出端，所述两个非对称LDMOS本发明的监控结构通过测量两个设计相同的非对称LDMOS器件电学性能上的差异，判断工艺上关键层次偏差的大小。通过调整工艺的方法来减小非对称LDMOS器件的偏差，提高器件性能以及面内的均一性。
一种对称 ldmos 工艺偏差监控结构及其制造方法

[发明专利]集成电路封装结构及其封装方法-CN201310453599.X有效
发明人：聂月萍;吴猛;李杰;刘海亮 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2013-09-29 - 公布日： 2013-12-18 - 主分类号： H01L23/31 文献下载
摘要：本发明涉及一种集成电路封装结构，包括金属管壳和双面均设置有表贴器件和裸芯片的基板，基板引出通过锡焊连接的引脚，引脚上套设有由下方支撑基板的支撑环；金属管壳内的上、下内表面上与表贴器件或裸芯片中的发热器件相对应的位置设置有散热结构，散热结构包括凸出设置于金属管壳内的内表面上并与发热器件相对应的导热凸台、一面与导热凸台相接触而另一面与发热器件的顶部相接触的散热垫；金属管壳包括通过平行缝焊或激光焊实现气密性封装的管壳底座和管壳盖板。本发明的集成电路封装结构能够实现双面布局的基板的封装，提高集成电路的集成度，使基板双面的发热器件均能够实现较好的散热，保证了电路的可靠性并起到抗冲击的作用，加工工艺简单。
集成电路封装结构及其方法

[发明专利]一种包含介电层的嵌入型磁隧道结器件的制造方法-CN201410072401.8有效
发明人：赵巍胜;张雨;王梦醒 -专利权人：北京航空航天大学
申请日： 2014-02-28 - 公布日： 2017-06-16 - 主分类号： H01L43/12 文献下载
摘要：一种包含介电层的嵌入型磁隧道结器件的制造方法，它有七大步骤一、选择第一类介电层沉积在硅晶片或其他基底上；二、选择第二类介电层沉积在上述第一类介电层上；三、通过光刻、刻蚀，在基础结构上形成与第一类介电质连通的通孔；四、向上述通孔中沉积磁隧道结器件的底部电极、钉扎层、参考层、势垒层、自由层、顶部电极，形成磁隧道结器件的多层结构；五、移除磁隧道结的多层结构的多余部分，得到包含介电层的嵌入型磁隧道结器件；六、利用上述方法所得磁隧道结器件需要退火，使参考层的磁化方向固定，若为垂直各向异性磁隧道结器件，则不需要退火；七、考虑后续集成或者测试，通过半导体标准大马士革工艺，在顶部电极上形成金属线迹。
一种包含介电层嵌入隧道器件制造方法