专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果462365个,建议您升级VIP下载更多相关专利
  • [发明专利]一种含有石墨以及离子布料-CN202110303320.4在审
  • 许宁 - 义乌市盈云科技有限公司
  • 2021-03-22 - 2021-06-29 - D04B1/16
  • 本发明涉及功能性面料加工技术领域,具体公开了一种含有石墨以及离子布料,离子纱线以及石墨纱线,其所述的材料重量百分比如下:离子纱线56%、石墨纱线44%,所述离子纱线包括,1%离子以及99%涤纶;所述石墨纱线包括,0.1%石墨以及99.9%涤纶,所述离子纱线通过所述离子与涤纶进行原位聚合得到,将石墨纱线以及离子纱线进行编织成布料,石墨纱线以及离子纱线混合形成特殊材质具有远红外作用
  • 一种含有石墨以及离子布料
  • [发明专利]FDSOI的顶层层的制作方法-CN202010458335.3在审
  • 陈勇跃 - 上海华力集成电路制造有限公司
  • 2020-05-27 - 2020-08-25 - H01L21/762
  • 本发明公开了一种FDSOI的顶层层的制作方法,包括步骤:步骤一、提供SOI基片,SOI基片包括底部体、绝缘介质埋层和顶部;步骤二、在顶部表面外延生长第一外延层,顶层和第一外延层叠加成顶层层;步骤三、对顶层层进行浓度提升,通过循环进行如下分步骤实现:步骤31、进行热氧化在顶层层表面形成顶部氧化层并在顶部氧化层和底部的顶层层的界面处形成凝聚;步骤32、进行热退火将界面处凝聚的扩散到整个顶层层本发明能提升顶层层的浓度,能很好的控制顶层层的厚度以及能很好的提升顶层层的工艺质量。
  • fdsoi顶层锗硅层制作方法
  • [发明专利]FDSOI上鳍体的制作方法-CN202010350253.7在审
  • 陈勇跃 - 上海华力集成电路制造有限公司
  • 2020-04-28 - 2020-08-07 - H01L21/336
  • 本发明公开了一种FDSOI上鳍体的制作方法,包括:步骤一、提供SOI基片,SOI基片包括底部体、绝缘介质埋层和顶层;步骤二、在顶层表面外延生长第一外延层,顶层和第一外延层叠加成顶层层;步骤三、形成对顶层层刻蚀后形成的鳍体;步骤四、对鳍体进行浓度提升,通过循环进行如下分步骤实现:步骤41、进行热氧化在所述鳍体表面形成第一氧化层并在第一氧化层和鳍体的界面处形成凝聚;步骤42、进行热退火将凝聚的扩散到整个鳍体;步骤43、刻蚀去除第一氧化层。本发明能提升鳍体的浓度,还能同时对鳍体的宽度和高度进行精细调节。
  • fdsoi上锗硅鳍体制作方法
  • [发明专利]图形衬底-薄膜复合结构及其制备方法和应用-CN202011276489.7有效
  • 张建军;张结印 - 中国科学院物理研究所
  • 2020-11-16 - 2022-03-18 - H01L29/30
  • 本发明提供一种图形衬底‑薄膜复合结构,其包括具有图形结构的衬底、位于所述衬底上的缓冲层、位于所述缓冲层上的/超晶格层,以及位于所述/超晶格层上的薄膜层,其中所述/超晶格层包括交替生长的层和层本发明还提供一种本发明的图形衬底‑薄膜复合结构的制备方法。本发明还提供一种本发明的图形衬底‑薄膜复合结构在应变器件中的应用。本发明提供的图形衬底‑薄膜复合结构,其穿透位错密度低且表面粗糙度低。基于所述薄膜层生长的应变器件,可有效减少缺陷对载流子的散射,从而提高载流子迁移率。
  • 图形衬底薄膜复合结构及其制备方法应用
  • [发明专利]一种半导体结构及其制备方法-CN202111448618.0在审
  • 孔真真;王桂磊;张毅文;亨利·H·阿达姆松;杜勇;苗渊浩 - 中国科学院微电子研究所
  • 2021-11-30 - 2023-06-02 - H01L29/165
  • 本发明提供了一种半导体结构及其制备方法,该半导体结构包括基底,基底上方形成有虚拟衬底层,虚拟衬底层上方形成有逆渐变缓冲层,逆渐变缓冲层上方形成有第一限制层,第一限制层上形成有量子阱层,量子阱层上形成有第二限制层,在第二限制层上形成有帽层。通过依次形成虚拟衬底层和逆渐变缓冲层,然后在逆渐变缓冲层上依次形成第一限制层、量子阱层和第二限制层,通过调节逆渐变缓冲层的过度程度,可调控量子阱层的应变大小,形成可限制载流子的包含高迁移率二维空穴气的异质结结构,改善核自旋干扰现象,便于与大规模基CMOS相兼容,降低制备成本。
  • 一种半导体结构及其制备方法
  • [发明专利]一种光电探测器及其制备方法-CN201510938680.6在审
  • 刘健;胡双元 - 苏州矩阵光电有限公司
  • 2015-12-16 - 2016-04-06 - H01L31/0224
  • 本发明提供了一种光电探测器及制备方法,所述探测器的外延结构包括在P型Si衬底上依次外延生长本征Si缓冲层,P型重掺杂Ge层,i型Ge层,N型重掺杂Ge层,Si帽层;然后在外延层上蒸镀金属银层,做出特定的网格形状;最后,转移一层石墨在金属网格上,退火形成石墨金属网格复合透明电极。本发明技术方案能够获得较高质量的石墨透明电极,同时避免了原有蒸镀厚金属占用较大的光敏面积的缺点,在相同光敏台面面积下,此复合电极显著地提高了光电探测器的光谱响应度和耦合效率;此外,石墨生长的金属衬底可以重复利用
  • 一种光电探测器及其制备方法
  • [发明专利]半导体器件及其制作方法、集成电路及电子设备-CN202010244614.X在审
  • 李永亮;刘昊炎;程晓红;李俊杰;王文武 - 中国科学院微电子研究所
  • 2020-03-31 - 2020-07-24 - H01L29/78
  • 本发明公开了一种半导体器件及其制作方法、集成电路及电子设备,涉及半导体技术领域,以解决在选用对高含量的进行释放时,如采用纯作为晶格匹配层,会存在腐蚀晶格匹配层的情况,如不采用纯晶格匹配层,直接在Si衬底上制备沟道,会导致缺陷的产生的技术问题。半导体器件,在衬底和沟道层之间增加了匹配层,匹配层包括晶格匹配层和晶格匹配层,沟道层形成在晶格匹配层上,晶格匹配层与沟道层的材质元素相同,晶格匹配度高,容易获得高质量的沟道;同时,在对沟道层进行释放时,由于对晶格匹配层选择比高,不会出现晶格匹配层、晶格匹配层或衬底过度腐蚀的问题。
  • 半导体器件及其制作方法集成电路电子设备
  • [发明专利]半导体器件制作方法、半导体器件及电子装置-CN201610362706.1在审
  • 邓浩 - 中芯国际集成电路制造(上海)有限公司
  • 2016-05-27 - 2017-12-05 - H01L27/088
  • 本发明提供一种半导体器件的制作方法,其包括提供半导体衬底,所述半导体衬底上至少形成有第一鳍结构和第二鳍结构;在所述第一鳍结构和第二鳍结构两侧形成层;向第二鳍结构两侧的层注入以提高该层的浓度;执行SiGe浓缩工艺以使所述第一鳍结构和第二鳍结构转变为第一鳍结构和第二鳍结构,其中,所述第二鳍结构的浓度大于所述第一鳍结构的浓度。本发明提出的半导体器件的制作方法,可以在半导体衬底上形成不同浓度的鳍结构,使得鳍结构中电子和空穴迁移能力增强,提高了半导体器件的性能。
  • 半导体器件制作方法电子装置
  • [发明专利]一种FDSOI的层的制作方法-CN202111053103.0在审
  • 陈勇跃;洪佳琪;颜强;谭俊;周海锋;成鑫华;方精训 - 上海华力集成电路制造有限公司
  • 2021-09-08 - 2022-01-14 - H01L21/762
  • 本发明提供一种FDSOI的层的制作方法,方法包括:提供SOI基片;在SOI基片的顶层上外延形成层;形成覆盖层的盖帽层;在盖帽层上沉积含有氧自由基的氧化物,以形成氧化物材料层;在层表面热氧化形成氧化层,层的厚度同时被减小,利用氧化物材料层中氧自由基的催化氧化作用使盖帽层氧化,且在氧化层和层的界面处形成凝聚;进行热退火将氧化层和层界面处凝聚的扩散到整个层;刻蚀去除氧化物材料层和氧化层本发明不仅实现了浓度的提升,还降低高浓度层制备所需的时间和热预算,同时还保证层的工艺质量,使得层能很好的适用于半导体器件的制作,使半导体器件的性能得到改善。
  • 一种fdsoi锗硅层制作方法
  • [发明专利]一种半导体器件及其制造方法-CN201210397928.9在审
  • 刘佳磊;焦明洁 - 中芯国际集成电路制造(上海)有限公司
  • 2012-10-18 - 2014-05-07 - H01L21/336
  • 本发明实施例提供的半导体器件的制造方法,将层的形成工艺分成两次来实现,即先形成第一层,然后在第一层中形成第二层,克服了通过一次沉积工艺形成层造成的堆叠不理想问题,使层更接近PMOS的沟道区域,保证了层的压应力增强效果,提高了PMOS的性能,进而提高了整个半导体器件的性能。本发明实施例提供的半导体器件,层包括位于外侧的第一层和位于第一层内部的第二层两部分,克服了现有技术中堆叠不理想的问题,使层更接近PMOS的沟道区域,保证了层的压应力增强效果,
  • 一种半导体器件及其制造方法
  • [发明专利]一种源/漏结构及其制造方法-CN201010261580.1无效
  • 李凤莲 - 中芯国际集成电路制造(上海)有限公司
  • 2010-08-24 - 2012-03-14 - H01L29/08
  • 本发明提供一种源/漏结构,包括:衬底;位于所述衬底之上的栅极结构;形成于衬底中,位于所述栅极结构两侧的台阶型源/漏区,所述台阶型源/漏区至少包括第一深度层和第二深度层,所述第一深度层的深度大于所述第二深度层,所述第二深度层紧挨所述第一深度层,所述第二深度层相较于所述第一深度层更加靠近所述栅极结构。本发明的源/漏结构中,通过形成台阶型状的源/漏结构使得晶体管的沟道可承受更大的应压力且不会降低延伸结特性,因此可进一步提高空穴迁移率,提高晶体管的性能。
  • 一种硅锗源结构及其制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top