“源栅漏共控单”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1755222个，建议您升级VIP下载更多相关专利

[发明专利]集成电路-CN202010522753.4在审
发明人：畑中浩 -专利权人：阿自倍尔株式会社
申请日： 2020-06-10 - 公布日： 2021-01-19 - 主分类号： G05F3/26 文献下载
摘要：集成电路(1)具有：共源共栅电流镜电路(101)；运算放大器(OP)，在其同相输入端子输入基准电压，其反相输入端子与端子(102)连接；多个并联连接的MOS晶体管(M20)，其栅极端子与运算放大器(OP)的输出端子连接，其源极端子与端子(102)连接，其漏极端子与共源共栅电流镜电路(101)连接；多个并联连接的MOS晶体管(M21)，其栅极端子与运算放大器(OP)的输出端子连接，其源极端子与端子(102)连接，其漏极端子与共源共栅电流镜电路(101)连接，MOS晶体管(M11)与MOS晶体管(M13)的尺寸比和MOS晶体管(M12)与MOS晶体管(M14)的尺寸比相同。
集成电路

[发明专利]一种鳍型半导体器件-CN201310145997.5无效
发明人：刘伟;刘磊;王鹏飞;龚轶 -专利权人：苏州东微半导体有限公司
申请日： 2013-04-25 - 公布日： 2014-10-29 - 主分类号： H01L27/115 文献下载
摘要：本发明属于半导体存储器技术领域，具体涉及一种鳍型半导体器件，包括至少一个衬底、在所述衬底内形成的鳍型的源区和漏区、介于所述源区和漏区之间形成的“П”形沟道区、一个浮栅、一个控制栅以及一个用于连接所述浮栅与所述漏区的栅控本发明所提出的鳍型半导体器件用浮栅存储信息，并通过所述栅控p-n结二极管对浮栅进行充电或放电，具有驱动电流大、对数据进行存储时操作电压低、数据保持能力强等优点。
一种半导体器件

[发明专利]分栅存储器阵列结构及操作方法-CN202111270187.3在审
发明人：王宁;张可钢 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2021-10-29 - 公布日： 2022-02-08 - 主分类号： G11C16/04 文献下载
摘要：本发明公开了一种分栅存储器阵列结构，所述的分栅存储器阵列结构由多个结构相同的存储单元在X方向和Y方向形成存储阵列；所述存储阵列放置于阱中；各个所述的存储单元为分栅结构形成选择管和存储管；在所述的存储阵列中，在Y方向上，每相邻的两个存储单元采用共源连接，即每相邻的两个存储单元的选择管为共源连接；共源相邻的两个存储单元的两个选择栅短接之后接X方向的选择管字线WL；每共源相邻的两个存储单元的存储栅分别接存储栅字线WLSa、WLSb；所述存储阵列中位于同一列上的所有存储管的漏极均与对应该列的Y方向的位线BL连接。本发明使用共源相邻的分栅结构存储器阵列结构，存储单元的结构更加紧凑，有效缩减了存储单元的面积。
存储器阵列结构操作方法

[发明专利]一种抗单粒子辐射的多栅器件及其制备方法-CN201310115866.2有效
发明人：黄如;武唯康;安霞;谭斐;黄良喜;冯慧;张兴 -专利权人：北京大学
申请日： 2013-04-03 - 公布日： 2013-07-24 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种抗单粒子辐射的多栅器件及其制备方法。本发明的多栅器件包括：衬底；在衬底上且分别位于两端的源区和漏区；在衬底上的源区和漏区之间的凸出的鳍型结构和介质层；在鳍型结构和介质层上的栅介质和栅电极；以及在相邻的两个鳍之间的漏区中设置有两层互相分开的隔离层夹心与衬底的掺杂类型相反，与衬底形成分流pn结，并且分流pn结电极与漏极并不相连，这样被分流pn结收集的部分电荷不会输出到漏极，最终可以从多栅器件内导出，从而减弱了单粒子效应的影响。与现有技术的多栅器件相比，本发明可以做到在两者版图面积几乎相同的前提之下，有效地提高器件抗单粒子辐射的能力。
一种粒子辐射器件及其制备方法

[发明专利]高集成度高迁移率源漏栅辅控型无结晶体管-CN201310590300.5有效
发明人：刘溪;靳晓诗;揣荣岩 -专利权人：沈阳工业大学
申请日： 2013-11-20 - 公布日： 2017-07-21 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种高集成度高迁移率源漏栅辅控型无结晶体管，采用源漏控栅电极和栅电极等两个彼此独立控制的栅电极，使得器件既能够保证在低掺杂浓度的沟道内实现高迁移率，避免高掺杂浓度下随机散射效应增强所导致的器件迁移率及稳定性下降，同时又可以通过源漏控栅电极和栅电极的独立控制作用获得较低的源漏电阻，从而有效解决了普通无结晶体管沟道掺杂浓度过低会带来源漏电阻的增加，而掺杂浓度过高又会导致器件迁移率和稳定性下降这二者之间的矛盾，此外
集成度迁移率源漏栅辅控型无结晶体

[发明专利]跨导放大器-CN201811283011.X在审
发明人：王建军;朱定飞;刘华 -专利权人：上海海栎创微电子有限公司
申请日： 2018-10-31 - 公布日： 2019-01-08 - 主分类号： H03F3/45 文献下载
摘要：本发明揭示了一种跨导放大器，包括共源级的第一NMOS管、第二NMOS管，共源共栅级的第一PMOS管、第二PMOS管，第一NMOS管的栅极接正输入端，第二NMOS管的栅极接负输入端，第一NMOS管和第二NMOS管的源极接电流源，第一NMOS管的漏极接第一放大器的一端，第一放大器的另一端连接第二PMOS管的源极，第二NMOS管的漏极接第二放大器的一端，第二放大器的另一端连接第一PMOS管的源极，第一PMOS管的漏极连接第三放大器的一端，第三放大器的另一端连接输出端，第二PMOS管的漏极连接输出端。本发明使用的放大器采用电流镜像放大器的架构，栅极控制端噪声与电源噪声的增益接近0dB，输出级采用共源共栅架构，实现了很好的电源抑制性能。
放大器漏极一端连接源极跨导放大器输出端架构电流镜像放大器电源抑制性能共源共栅级电源噪声负输入端共源共栅栅极控制正输入端电流源共源级输出级噪声

[实用新型]跨导放大器-CN201821779743.3有效
发明人：王建军;朱定飞;刘华 -专利权人：上海海栎创微电子有限公司
申请日： 2018-10-31 - 公布日： 2019-06-07 - 主分类号： H03F3/45 文献下载
摘要：本实用新型揭示了一种跨导放大器，包括共源级的第一NMOS管、第二NMOS管，共源共栅级的第一PMOS管、第二PMOS管，第一NMOS管的栅极接正输入端，第二NMOS管的栅极接负输入端，第一NMOS管和第二NMOS管的源极接电流源，第一NMOS管的漏极接第一放大器的一端，第一放大器的另一端连接第二PMOS管的源极，第二NMOS管的漏极接第二放大器的一端，第二放大器的另一端连接第一PMOS管的源极，第一PMOS管的漏极连接第三放大器的一端，第三放大器的另一端连接输出端，第二PMOS管的漏极连接输出端。本实用新型使用的放大器采用电流镜像放大器的架构，栅极控制端噪声与电源噪声的增益接近0dB，输出级采用共源共栅架构，实现了很好的电源抑制性能。
放大器漏极一端连接源极本实用新型跨导放大器输出端架构电流镜像放大器电源抑制性能共源共栅级电源噪声负输入端共源共栅栅极控制正输入端电流源共源级输出级噪声

[发明专利]埋置位线非易失浮动栅存储单元、其阵列及其制造方法-CN200510055090.5无效
发明人： D·李;B·陈;S·基亚尼安 -专利权人：硅存储技术公司
申请日： 2005-03-08 - 公布日： 2005-11-02 - 主分类号： H01L27/105 文献下载
摘要：每个存储单元具有用于在其上存储电荷的浮动栅。单元具有间隔开的源区/漏区，它们之间有沟道。源区/漏区之一位于沟槽的底壁内。浮动栅在沟槽内，在沟道的第一部分上面，与沟槽的侧壁间隔开。栅电极控制着沟道的第二部分的导通，第二部分在衬底的平面表面上。另一源区/漏区在衬底平面表面上的衬底中。可独立控的控制栅也在沟槽内，它与浮动栅绝缘并与其容性耦合。源、漏和控制栅基本上相互平行，而栅电极基本上垂直于源/漏/控制栅。
埋置位线非易失浮动存储单元阵列及其制造方法

[发明专利]横向鳍式静电感应晶体管-CN201880038632.3有效
发明人：黄弼勤 -专利权人： HRL实验室有限责任公司
申请日： 2018-05-24 - 公布日： 2023-08-29 - 主分类号： H01L29/78 文献下载
摘要：提出了一种横向鳍式静电感应晶体管，该横向鳍式静电感应晶体管包括：半导电基片；源极和漏极区，它们从由半导电基片支撑的相同或变化厚度的可选缓冲层延伸；半导电沟道，该半导电沟道将晶体管的源极区电耦合到漏极区，半导电沟道的一部分是鳍并且具有被栅控结构覆盖的面，从而在半导电沟道内限定了栅控沟道，半导电沟道还包括漂移区，该漂移区将栅控沟道电耦合到晶体管的漏极区。
横向静电感应晶体管

[发明专利]混频器带宽扩展方法及装置-CN201010509660.4有效
发明人：苏剑锋 -专利权人：中兴通讯股份有限公司
申请日： 2010-10-18 - 公布日： 2012-05-16 - 主分类号： H03D7/14 文献下载
摘要：该方法包括：将偏置电路输出的直流电平偏置于共栅级金属氧化物半导体MOS管和共源级MOS管上；共栅级MOS管和共源级MOS管将射频信号完成从电压到电流的转换，并完成从单端信号到差分信号的转换；共源级MOS管和其源端、栅端的电感组成源端电感负反馈结构，源端电感负反馈结构通过与共栅级MOS管、以及共栅级MOS管源端级联的电感构成混频器的输入宽带匹配网络，并通过输入宽带匹配网络吸收跨导级产生的寄生电容。
混频器带宽扩展方法装置

[发明专利]具有由金属源极/漏极和共形再生长源极/漏极导致的单轴应变的量子阱MOSFET沟道-CN201510756005.1有效
发明人： M·胡代特;R·皮拉里塞泰;M·拉多萨夫列维奇;G·德维;T·拉克希特;J·卡瓦列罗斯;W·蔡;P·马吉 -专利权人：英特尔公司
申请日： 2009-12-23 - 公布日： 2019-06-18 - 主分类号： H01L21/285 文献下载
摘要：本发明涉及具有由金属源极/漏极和共形再生长源极/漏极导致的单轴应变的量子阱MOSFET沟道。描述的实施例包括具有金属源极/漏极的应变晶体管量子阱(QW)沟道区以及共形再生长源极/漏极，以在MOS沟道区中赋予单轴应变。可以利用晶格间距与沟道材料的晶格间距不同的结材料填充沟道层的被去除部分，以除了双轴应变之外，在沟道中导致单轴应变，双轴应变是由量子阱的顶部势垒层和底部缓冲层在沟道层中导致的。
具有金属再生长源极导致应变量子 mosfet 沟道

[发明专利]偏置电路-CN201510532731.5有效
发明人：彭仁国;徐倩龙;王红卫 -专利权人：豪威科技（上海）有限公司
申请日： 2015-08-26 - 公布日： 2017-03-29 - 主分类号： G05F3/26 文献下载
摘要：本发明提供的偏置电路在传统的与电源电压无关的偏置电路基础上，加入了堆叠式套筒共源共栅管，从而增强了电流镜一致性，改善了电源电压噪声或波动抑制偏置。另外，堆叠式套筒共源共栅管中，栅极与漏极的连接均跨越一个晶体管，使得所述偏置电路在电源电压较低值时仍能正常工作，而无需消耗额外的电流，节省了面积和功耗。
偏置电路

[发明专利]栅控二极管存储器单元及其写入方法-CN200410094909.4有效
发明人：温格·K·鲁克;罗伯特·H·丹纳德 -专利权人：国际商业机器公司
申请日： 2004-11-18 - 公布日： 2005-06-15 - 主分类号： G11C11/401 文献下载
摘要：提供一种栅控二极管存储器单元，包含例如场效应晶体管(″FET″)的一或多个晶体管，和栅控二极管，所述栅控二极管与FET进行信号传送，使得栅控二极管的栅极与第一FET的源极进行信号传送，其中栅控二极管的栅极形成存储单元的一个端子，并且栅控二极管的源极形成存储单元的另一个端子，第一FET的漏极与位线(″BL″)进行信号传送，并且第一FET的栅极与写字线(″WLw″)进行信号传送，而栅控二极管的源极与读字线(″WLr″)进行信号传送
二极管存储器单元及其写入方法

[发明专利]一种硅基InGaAs沟道双栅MOSFET器件及其制备方法-CN201711034834.4在审
发明人：李海鸥;王博;邹锋;刘洪刚;高喜;李琦;蒋振荣;张法碧;陈永和;肖功利;李跃 -专利权人：桂林电子科技大学;桂林斯壮微电子有限责任公司
申请日： 2017-10-30 - 公布日： 2018-03-23 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种能够提高栅控能力以及减小短沟道效应的硅基InGaAs沟道双栅MOSFET器件及其制备方法。所述硅基InGaAs沟道双栅MOSFET器件包括单晶硅衬底、介质键合层、隔离层、背栅电极、背栅介质层、背栅界面控制层、InGaAs沟道层、上界面控制层、III‑V族半导体源漏层、源漏金属层、顶栅介质层、顶栅电极；该制备方法包括步骤，首先在单晶硅衬底上设置第一键合片；然后在III‑V族半导体外延衬底上依次沉积背栅介质层的材料层、背栅电极的材料层、在隔离层、第二键合片；将第一键合片和所述第二键合片键合在一起，形成介质键合层；然后再成形、源漏金属层、顶栅介质层、顶栅电极。采用该硅基InGaAs沟道双栅MOSFET器件及其制备方法能够提高MOSFET器件的栅控能力，满足高性能III‑V族CMOS技术要求。
一种 ingaas 沟道 mosfet 器件及其制备方法

[发明专利]基于负微分电阻特性的SET/CMOS锁存器-CN201310188747.X有效
发明人：魏榕山;陈寿昌;于志敏;黄凤英;何明华 -专利权人：福州大学
申请日： 2013-05-21 - 公布日： 2013-08-21 - 主分类号： H03K19/0948 文献下载
摘要：本发明涉及一种基于负微分电阻特性的SET/CMOS锁存器，包括一双栅单电子晶体管、一PMOS管和一NMOS管，其特征在于：所述PMOS管的源极连接电源电压Vdd，栅极作为所述锁存器的输入端，漏极作为所述锁存器的输出端并连接所述NMOS管的漏极和所述双栅单电子晶体管的一个栅极，所述NMOS管的栅极连接一基准电压Vg，源极连接所述双栅单电子晶体管的漏极，所述双栅单电子晶体管的另一个栅极连接一控制电压Vctrl，源极接地。本发明的锁存器与传统的CMOS锁存器相比，具有功耗低、电路结构简单、集成度高等优点；而与单电子锁存器相比，本发明的锁存器工作电压较高，输出电压摆幅大，并且减小了电路的传输延迟。
基于微分电阻特性 set cmos 锁存器

首页
«上一页
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
下一页»
尾页
共 100000 条