“H03K19/0948”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果91个，建议您升级VIP下载更多相关专利

[发明专利]一种CMOS反相器延迟电路-CN202210176848.4有效
发明人：张保侠;周海澎;朱琪;肖培磊;陈彦杰;来佳艳 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2022-02-24 - 公布日： 2023-09-29 - 主分类号： H03K19/0948 文献下载
摘要：本发明公开一种CMOS反相器延迟电路，属于集成电路领域。所述CMOS反相器延迟电路通过添加2个MOS使能管，根据需要可多作几组，可选择性的改变电容C1的充电电源的高低，而输出反相器INV2的反转电压设置为VDD/2恒定不变，从而实现延迟电路整体信号输出延迟时间可控。利用切换使能MOS管的开关实现反相器的电源切换，从而控制电容C1的充放电时间，从而控制最后一级CMOS反相器的延迟输出。而且本发明的CMOS反相器延迟电路简单实用，在需要增大时间延迟时，不用增大电容面积，极大地减小了版图面积；在需要减小时间延迟时，也不用修改电容参数，减少版图工作量；从而轻松实现延迟时间可控，缩小成本。
一种 cmos 反相器延迟电路

[发明专利]一种基于三输入TFET器件的一位全加器-CN202010380082.2有效
发明人：胡建平;高晗晔;叶浩;张子豪 -专利权人：深圳市元视芯智能科技有限公司
申请日： 2020-05-08 - 公布日： 2023-09-22 - 主分类号： H03K19/0948 文献下载
摘要：本发明公开了一种基于三输入TFET器件的一位全加器，包括第十四个TFET管，七个TFET管采用P型三输入TFET器件实现，七个TFET管采用N型三输入TFET器件实现，N型三输入TFET器件三个栅极中任意两个或三个接入的输入信号均为1时，N型三输入TFET器件的源极和漏极之间导通，P型三输入TFET器件三个栅极中任意两个接入或者三个接入的输入信号为0时，P型三输入TFET器件的源极和漏极之间导通；优点是电路结构较为简单，电路面积和功耗较小，速度较快。
一种基于输入 tfet 器件一位全加器

[发明专利]由共栅互补场效应晶体管构建的D锁存器-CN202111016423.9有效
发明人：丁荣正;俞少峰;朱小娜 -专利权人：复旦大学
申请日： 2021-08-31 - 公布日： 2023-07-07 - 主分类号： H03K19/0948 文献下载
摘要：本发明提供了一种由共栅互补场效应晶体管构建的D锁存器，包括第一互补场效应晶体管、第二互补场效应晶体管、第三互补场效应晶体管、第四互补场效应晶体管以及第五互补场效应晶体管，增加了D锁存器的电路集成度。
互补场效应晶体管构建锁存器

[发明专利]一种带复位功能的低功耗全加器电路-CN201911195762.0有效
发明人：刘旭辉;赵汝法;霍军;王巍 -专利权人：重庆中易智芯科技有限责任公司
申请日： 2019-11-28 - 公布日： 2022-09-16 - 主分类号： H03K19/0948 文献下载
摘要：本发明请求保护一种带复位功能的低功耗全加器电路，属于集成电路领域；本申请中仅采用10个晶体管，包含复位电路、2个3管同或电路以及1个选择模块电路，其中复位电路由NMOS管N6、NMOS管N7组成；3管同或电路由PMOS管P1、NMOS管N1、NMOS管N2通过特殊的连接方式组成；1个选择模块由PMOS管P3和NOMS管N5组成；优点是，与典型的全加器电路相比，明显减少了晶体管数量，降低了功耗，引入复位信号后，方便确定全加器的初始状态，更加便于上层电路的使用。
一种复位功能功耗全加器电路

[实用新型]SiCMOS驱动电路及电子设备-CN202120663651.4有效
发明人：陈志彬;陈宝煌;王锋;孙泗棍 -专利权人：科华数据股份有限公司;漳州科华技术有限责任公司
申请日： 2021-03-31 - 公布日： 2022-08-05 - 主分类号： H03K19/0948 文献下载
摘要：本实用新型涉及驱动电路技术领域，提供了一种SiCMOS驱动电路及电子设备，上述电路包括：开关管、第一二极管、第二二极管、第一稳压二极管、第一电容、第一电阻、第二电阻、第三电阻、第一输入端子、第二输入端子、第一输出端子及第二输出端子；第一输入端子和第二输入端子接收外部差分控制信号，第一输出端子与SiCMOS管的栅极连接，第二输出端子与SiCMOS管的源极连接。当第一输入端子和第二输入端子之间电压差值为正时，开关管断开，SiCMOS管导通；当第一输入端子和第二输入端子之间电压差值为正时，开关管导通，通过第一稳压二极管使SiCMOS管负压关断，减小关断时间，有效提高了SiCMOS管的工作频率。
sicmos 驱动电路电子设备

[发明专利]一种输出电路及电子装置-CN201710347565.0有效
发明人：陈双文 -专利权人：中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2017-05-17 - 公布日： 2022-04-26 - 主分类号： H03K19/0948 文献下载
摘要：本发明提供一种输出电路及电子装置。该输出电路包括：第一输出级电路，所述第一输出级电路具有第一输入端和第一输出端，所述第一输入端用于与第一输入信号连接，所述第一输出端与所述输出电路的输出端连接，所述第一输入端和所述第一输出端之间形成有第一耦合电容；第二输出级电路，所述第二输出级电路具有第二输入端和第二输出端，所述第二输入端用于与第二输入信号连接，所述第二输出端与所述输出电路的输出端连接，所述第二输入端和所述第二输出端之间形成有第二耦合电容；其中，所述第一耦合电容和所述第二耦合电容具有相反的耦合作用。该输出电路可以改善输出端的毛刺，降低毛刺对电路的影响。该电子装置具有类似的优点。
一种输出电路电子装置

[发明专利]一种柔性仿神经元电路及基于其的脉冲神经网络-CN202010163292.6有效
发明人：韩传余;韩峥嵘;方胜利;张骐智;王小力 -专利权人：西安交通大学
申请日： 2020-03-10 - 公布日： 2022-04-22 - 主分类号： H03K19/0948 文献下载
摘要：本发明属于人工神经网络领域，公开了一种柔性仿神经元电路及基于其的脉冲神经网络，柔性仿神经元电路包括第一薄膜晶体管、第一CMOS反相器、第二CMOS反相器、第一偏置电阻、第二偏置电阻和突变型忆阻器；脉冲神经网络包括仿突触阵列和若干上述的柔性仿神经元电路；仿突触阵列一端用于信号的输入，另一端与若干柔性仿神经元电路均连接，所述仿突触阵列和若干柔性仿神经元电路集成制备。解决了现有技术中柔性仿神经元电路的结构复杂，电路功耗高，且不能与忆阻器仿突触阵列集成制备的缺点，提供了一种结构十分简单，需要的晶体管数目很少的柔性仿神经元电路，并且其功耗低，降低了生产和使用成本，实现了柔性仿神经元电路与仿突触阵列的集成制备。
一种柔性神经元电路基于脉冲神经网络

[发明专利]时钟分布网络及其方法-CN202110790152.6在审
发明人：萨尔玛·埃拉卜德;宋飞;林嘉亮 -专利权人：瑞昱半导体股份有限公司
申请日： 2021-07-13 - 公布日： 2022-04-12 - 主分类号： H03K19/0948 文献下载
摘要：一种时钟分布网络及其方法。该方法包括：接收远端电压信号；利用电流模式传输方案转换远端电压信号为本地电压信号，电流模式传输方案包括串接的电压转电流驱动器、传输线、电流缓冲器及电感电容槽；利用一电压模式传输方案传输本地电压信号为第一目的地电压信号，该电压模式传输方案包括串接的第一电容驱动线及第一反相器缓冲器；及利用一电压模式传输方案传输本地电压信号为第二目的地电压信号，该电压模式传输方案包括串接的第二电容驱动线及第二反相器缓冲器。
时钟分布网络及其方法

[发明专利]一种4-8通道高速CMOS驱动芯片-CN202111194282.X在审
发明人：李娅妮;周志余;郑玉晗;周卉卉;朱樟明;杨银堂 -专利权人：西安电子科技大学重庆集成电路创新研究院
申请日： 2021-10-13 - 公布日： 2022-02-25 - 主分类号： H03K19/0948 文献下载
摘要：本发明公开了一种4‑8通道高速CMOS驱动芯片，包括：单通道驱动电路、保护电路和输出电路，单通道驱动电路用于将输入的数字信号转换为第一预设电压，保护电路用于在过温或过流时关断CMOS驱动芯片，输出电路用于提高CMOS驱动芯片的输出电压范围；单通道驱动电路中，三态控制模块用于控制输出电路切换不同工作模式，电源电压检测模块用于在检测到第一预设电压VS‑从零开始减小至预设阈值时，控制电平转换器切换至高/低电平输入模式，电平转换器用于将输入的数字信号平移至第二预设电压，并转化为具有固定上升下降沿延迟的输出信号。该驱动芯片能够提高开关速度和驱动能力，使动态开关损耗降至最低，并保证芯片的正常工作。
一种通道高速 cmos 驱动芯片

[实用新型]用于3D逻辑芯片功能模块的电容电路、设备及芯片-CN202022850567.1有效
发明人：于国庆;王嵩 -专利权人：西安紫光国芯半导体有限公司
申请日： 2020-12-01 - 公布日： 2021-08-27 - 主分类号： H03K19/0948 文献下载
摘要：本申请实施例通过提供一种用于3D逻辑芯片功能模块的电容电路、设备及芯片，其中，上述用于3D逻辑芯片功能模块的电容电路包括：逻辑芯片功能电路和存储芯片复用电容，上述存储芯片复用电容设置在上述逻辑芯片上，可以用于为上述逻辑芯片功能电路的耗电元件提供电荷，上述存储芯片复用电容的引脚连接于上述耗电元件或连接于靠近上述逻辑芯片功能电路的上述逻辑芯片表面，其中，上述存储芯片复用电容还可以用于与存储芯片相连接，并为存储芯片功能电路提供电荷。由于逻辑芯片使用了存储芯片中的电容，作为复用电容为逻辑芯片自身的耗电元件提供电荷。非常好的解决了，片上电容单位面积电容值有限的问题。
用于逻辑芯片功能模块电容电路设备

[发明专利]互补金属氧化物半导体（CMOS）反相器电路装置-CN202110506209.5在审
发明人：柳凡善;林奎昊;姜汰竟 -专利权人：美格纳半导体有限公司
申请日： 2014-10-16 - 公布日： 2021-07-30 - 主分类号： H03K19/0948 文献下载
摘要：提供了一种CMOS反相器电路装置。所述CMOS反相器电路装置包括：延迟电路单元，被配置为在输入信号在高电平和低电平之间转换时分别生成PMOS晶体管和NMOS晶体管的各自栅极节点的不同的充电路径和放电路径。因此，本示例最小化或去除在输入信号转换时的短路电流的产生。示例可简化电路结构，并且可使CMOS反相器电路装置的尺寸更小。
互补金属氧化物半导体 cmos 反相器电路装置

[发明专利]伪互补逻辑网络-CN201980082045.9在审
发明人：金恩焕;金载俊 -专利权人：浦项工科大学校产学协力団
申请日： 2019-12-09 - 公布日： 2021-07-30 - 主分类号： H03K19/0948 文献下载
摘要：根据本实施例的伪互补逻辑网络包括：第一逻辑级，包括第一下拉电路和包含N型晶体管的第一上拉电路；以及第二逻辑级，包括第二上拉电路和包含N型晶体管的第二下拉电路，其中，提供所述第二逻辑级的输出信号作为所述第一下拉电路的输入，以及所述第一上拉电路包括所述第二下拉电路。
互补逻辑网络

[发明专利]一种带同步使能和输出电平置位的CMOS驱动电路及驱动方法-CN202011542574.3在审
发明人：李嘉;田泽;吕俊盛;刘颖;邵刚;蔡叶芳;王晋 -专利权人：西安翔腾微电子科技有限公司
申请日： 2020-12-24 - 公布日： 2021-04-13 - 主分类号： H03K19/0948 文献下载
摘要：本发明涉及一种带同步使能和输出电平置位的CMOS驱动电路及驱动方法。本发明包括电平转换电路、占空比校正电路、同步逻辑电路、栅压控制器和输出驱动电路，电平转换电路依次通过占空比校正电路、同步逻辑电路和栅压控制器接入输出驱动电路，其中电平转换电路完成差分CML信号向CMOS信号的电平转换；占空比校正电路完成CMOS信号占空比校正；同步逻辑电路完成OE控制信号的同步，并将该信号与时钟信号进行逻辑运算完成时钟信号同步；栅压控制器在OE为低时屏蔽时钟信号，产生输出高阻态所需的控制信号，OE为高时释放时钟信号，驱动输出驱动电路；输出驱动电路完成最终CMOS输出电平驱动功能。本发明可以有效降低系统复杂度、减少芯片端口。
一种同步输出电平 cmos 驱动电路方法

[发明专利]辅助信道和用于操作辅助信道的方法-CN202010963920.9在审
发明人： A·A·坎普;R·潘迪;Y·拉姆辛格 -专利权人：半导体元件工业有限责任公司
申请日： 2020-09-15 - 公布日： 2021-03-26 - 主分类号： H03K19/0948 文献下载
摘要：本发明题为“辅助信道和用于操作辅助信道的方法”。本发明涉及辅助信道和用于操作辅助信道的方法。该辅助信道可以包括第一PMOS晶体管和第二PMOS晶体管，该第一PMOS晶体管连接在辅助信道的两个端子之间，该第二PMOS晶体管连接到第一PMOS的栅极端子并在第一端部处经由电阻器连接到两个端子中的一个端子。该辅助信道还可以包括连接到第一PMOS晶体管和第二PMOS晶体管两者的栅极端子的支持电路。
辅助信道用于操作方法

[发明专利]CMOS全加器和多位全加器-CN201910539726.5在审
发明人：于轲;鱼江华;陈志强 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-06-20 - 公布日： 2020-12-22 - 主分类号： H03K19/0948 文献下载
摘要：本申请公开了一种CMOS全加器，其包括一个以上PMOS场效应管、一个以上NMOS场效应管以及连接线路。连接线路用于连接所述一个以上PMOS场效应管和所述一个以上NMOS场效应管。连接线路被配置为降低一个以上PMOS场效应管及一个以上NMOS场效应管中的至少一个的阈值电压。本申请还公开了一种多位全加器，其包括多个CMOS全加器。所述CMOS全加器以及多位全加器可以有效地降低器件的上升、下降、传播延迟情况，从而提升电路速度。
cmos 全加器

1
2
3
4
5
6
7
下一页»
尾页
共 91 条