“晶体管栅极结构”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果11863888个，建议您升级VIP下载更多相关专利

[发明专利]用于金属栅极技术的P栅极到N栅极边界电阻的分路-CN201580025789.9在审
发明人： S·莱特尔;M·楠达库玛 -专利权人：德克萨斯仪器股份有限公司
申请日： 2015-05-20 - 公布日： 2017-02-22 - 主分类号： H01L27/092 文献下载
摘要：在所描述的示例中，集成电路(100)包括具有金属栅极NMOS晶体管(104)和金属栅极PMOS晶体管(105)的部件。NMOS晶体管(104)的金属栅极结构(107)被设置成电气串联并邻接PMOS晶体管(105)的金属栅极结构(113)。栅极分路(124)在NMOS晶体管(104)的金属栅极结构(107)和PMOS晶体管(105)的金属栅极结构(113)之间的边界上方形成。该栅极分路(124)在NMOS晶体管(104)的金属栅极结构(107)和PMOS晶体管(105)的金属栅极结构(113)之间提供低电阻连接。该栅极分路(124)没有通过集成电路(100)的互连元件至其它部件的电连接。
用于金属栅极技术边界电阻分路

[发明专利]用于集成电路器件的交叉耦合结构-CN202210954302.7在审
发明人：李昇映;朴玺韩 -专利权人：三星电子株式会社
申请日： 2022-08-10 - 公布日： 2023-04-04 - 主分类号： H01L27/092 文献下载
摘要：提供了交叉耦合结构。交叉耦合结构可以包括第一晶体管、第二晶体管、第三晶体管和第四晶体管。第一晶体管、第二晶体管和第四晶体管可以在第一方向上彼此间隔开，第三晶体管和第二晶体管可以在垂直于第一方向的第二方向上堆叠。第三晶体管和第二晶体管可以包括公共栅极结构，公共栅极结构的第一部分可以是第二晶体管的栅极结构，公共栅极结构的第二部分可以是第三晶体管的栅极结构。
用于集成电路器件交叉耦合结构

[发明专利]半导体结构及半导体结构的制作方法-CN202110334233.5有效
发明人：张魁;应战 -专利权人：长鑫存储技术有限公司
申请日： 2021-03-29 - 公布日： 2022-04-05 - 主分类号： H01L27/092 文献下载
摘要：本发明涉及半导体技术领域，提出了一种半导体结构及半导体结构的制作方法。半导体结构包括：衬底；第一晶体管，第一晶体管位于衬底上；第二晶体管，第二晶体管位于第一晶体管的上方；栅极结构，栅极结构包括相连接的第一栅极层和第二栅极层，第一栅极层环绕第一晶体管设置，第二栅极层环绕第二晶体管设置；其中，第一晶体管的延伸方向和第二晶体管的延伸方向均垂直于衬底。第一晶体管和第二晶体管在竖直方向堆叠，增加了半导体结构的导电通道长度，同时减小了半导体结构的占用面积，以此改善半导体结构的性能。
半导体结构制作方法

[发明专利]半导体结构-CN202110357043.5在审
发明人：朱熙甯;江国诚;王志豪;程冠伦;陈冠霖 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-04-01 - 公布日： 2021-10-26 - 主分类号： H01L29/423 文献下载
摘要：本公开实施例提供一种半导体结构。半导体结构包括第一全绕式栅极场效晶体管及第二全绕式栅极场效晶体管，第一全绕式栅极晶体管与第二全绕式栅极晶体管可形成于基板上。第一全绕式栅极晶体管包括至少一硅板、第一栅极结构、第一源极区与第一漏极区。第二全绕式栅极晶体管包括至少一硅锗板、第二栅极结构、第二源极区与第二漏极区。第一全绕式栅极晶体管可为n型场效晶体管，而第二全绕式栅极晶体管可为p型场效晶体管。第一栅极结构与第二栅极结构的栅极可包含相同导电材料。每一硅板与每一硅锗板可为单晶，且对于米勒指数可具有相同的结晶取向。
半导体结构

[发明专利]一种三态输出的关断隔离保护电路-CN202010831477.X在审
发明人：李柯烨;李爱夫;胡封林 -专利权人：湖南中部芯谷科技有限公司
申请日： 2020-08-18 - 公布日： 2020-11-03 - 主分类号： H03K17/081 文献下载
摘要：本发明公开了一种三态输出的关断隔离保护电路，包括晶体管MP0和晶体管MN0，所述晶体管MP0的栅极连接、晶体管MP2的栅极、晶体管MP3的栅极、晶体管MP4的栅极、晶体管MP5的栅极、晶体管MN4的栅极、晶体管MP4的栅极、晶体管MN1的栅极、晶体管MP0的漏极和晶体管MP1的漏极，晶体管MP0的栅极连接电源VCC，本发明三态输出的关断隔离保护电路采用多个晶体管组成隔离保护电路，能够实现三态输出，具有结构简单
一种三态输出隔离保护电路

[实用新型]一种三态输出的关断隔离保护电路-CN202021731529.8有效
发明人：李柯烨;李爱夫;胡封林 -专利权人：湖南中部芯谷科技有限公司
申请日： 2020-08-18 - 公布日： 2021-02-02 - 主分类号： H03K17/081 文献下载
摘要：本发明公开了一种三态输出的关断隔离保护电路，包括晶体管MP0和晶体管MN0，所述晶体管MP0的栅极连接、晶体管MP2的栅极、晶体管MP3的栅极、晶体管MP4的栅极、晶体管MP5的栅极、晶体管MN4的栅极、晶体管MP4的栅极、晶体管MN1的栅极、晶体管MP0的漏极和晶体管MP1的漏极，晶体管MP0的栅极连接电源VCC，本发明三态输出的关断隔离保护电路采用多个晶体管组成隔离保护电路，能够实现三态输出，具有结构简单
一种三态输出隔离保护电路

[发明专利]存储器结构及其编程方法与读取方法-CN201910014961.0有效
发明人：许家荣;孙文堂 -专利权人：力旺电子股份有限公司
申请日： 2019-01-08 - 公布日： 2021-12-14 - 主分类号： G11C16/04 文献下载
摘要：本发明公开一种存储器结构及其编程方法与读取方法，其中该存储器结构包括：第一选择晶体管、第一浮置栅极晶体管、第二选择晶体管、第二浮置栅极晶体管与第七掺杂区。第一选择晶体管包括选择栅极、第一掺杂区与第二掺杂区。第一浮置栅极晶体管包括浮置栅极、第二掺杂区与第三掺杂区。第二选择晶体管包括选择栅极、第四掺杂区与第五掺杂区。第二浮置栅极晶体管包括浮置栅极、第五掺杂区与第六掺杂区。第二浮置栅极晶体管中的浮置栅极的栅极宽度大于第一浮置栅极晶体管中的浮置栅极的栅极宽度。浮置栅极至少覆盖部分第七掺杂区。上述存储器结构可有效地提升存储器元件的电性效能。
存储器结构及其编程方法读取

[发明专利]一种半导体结构及其制备方法-CN202210369163.1在审
发明人：尹晓明;周俊;王桂磊 -专利权人：北京超弦存储器研究院;长鑫科技集团股份有限公司
申请日： 2022-04-08 - 公布日： 2023-10-24 - 主分类号： H10B12/00 文献下载
摘要：本申请提供了一种半导体结构及其制备方法。所述一种半导体结构，包括：层叠设置的衬底、第一结构和第二结构；所述第一结构包括第一晶体管和第二晶体管，所述第一晶体管包括第一晶体管源极、第一晶体管沟道、第一晶体管栅极和第一晶体管漏极，所述第二晶体管包括第二晶体管源极、第二晶体管沟道、第二晶体管栅极和第二晶体管漏极，所述第一晶体管沟道为凹字型结构，第一晶体管栅极位于第一晶体管沟道的凹型结构内，所述第二晶体管沟道为凹型结构，第二晶体管栅极位于第二晶体管沟道的凹型结构内；第二结构，所述第二结构包括第一连接线，所述第一连接线被配置成电连接所述第一晶体管漏极和所述第二晶体管栅极。
一种半导体结构及其制备方法

[发明专利]一种存储单元和存储阵列阵列的存储结构及其工艺方法-CN202210804361.6在审
发明人：朱正勇;康卜文;赵超 -专利权人：北京超弦存储器研究院
申请日： 2022-07-07 - 公布日： 2022-11-01 - 主分类号： H01L27/108 文献下载
摘要：本申请实施例公开了一种存储单元和存储阵列的存储结构及其工艺方法，该存储单元包括设置为读晶体管的第一晶体管以及设置为写晶体管的第二晶体管；第一晶体管包含第一栅极和第二栅极，第一晶体管和第二晶体管通过第二栅极相连；该存储结构包括：第一晶体管的结构以及第二晶体管的结构；其中，所述第一晶体管的结构和所述第二晶体管的结构上下堆叠；所述第二栅极设置为连接所述第二晶体管的结构和所述第一晶体管的结构。该实施例方案通过将写晶体管设置于读晶体管顶部，使得两个晶体管仅占用一个晶体管的面积，减小了占用面积，为该存储结构的产品化提供了技术基础。
一种存储单元阵列结构及其工艺方法

[发明专利]包括伪隔离栅极结构的半导体器件及其制造方法-CN201310241573.9有效
发明人：冯家馨 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-06-18 - 公布日： 2018-03-23 - 主分类号： H01L27/085 文献下载
摘要：本发明提供了一种包括隔离栅极结构的半导体器件，其中，该器件具有第一有源晶体管、第二有源晶体管、隔离栅极结构以及位于第一有源晶体管、第二有源晶体管和隔离栅极结构下方的有源区。第一有源晶体管和第二有源晶体管都具有第一导电类型的金属栅极（例如，n型和p型中的一种）。隔离栅极结构夹置在第一有源晶体管和第二有源晶体管之间。隔离栅极结构具有第二导电类型的金属栅极（例如，n型和p型中的另一种）。本文还描述了制备这样的器件的方法。
包括隔离栅极结构半导体器件及其制造方法

[发明专利]半导体结构及其形成方法-CN202011493051.4在审
发明人：黄仁安;林毓超;李东颖 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-12-17 - 公布日： 2021-06-18 - 主分类号： H01L29/06 文献下载
摘要：本发明实施例提供一种半导体结构及其形成方法。半导体结构包含位于基底之上的第一全绕式栅极场效晶体管以及相邻于第一全绕式栅极场效晶体管的第一鳍式场效晶体管，第一全绕式栅极场效晶体管包含多个第一纳米结构以及围绕第一纳米结构的第一栅极堆叠。第一鳍式场效晶体管包含第一鳍结构以及位于第一鳍结构之上的第二栅极堆叠。半导体结构还包含栅极切割部件，栅极切割部件插入第一全绕式栅极场效晶体管的第一栅极堆叠与第一鳍式场效晶体管的第二栅极堆叠之间。
半导体结构及其形成方法

[发明专利]包括伪栅极结构的集成电路及其形成方法-CN201710377340.X有效
发明人：艾略特·约翰·史密斯;詹·候尼史奇尔;陈倪尔;史芬·拜耳 -专利权人：格芯(美国)集成电路科技有限公司
申请日： 2017-05-25 - 公布日： 2021-03-26 - 主分类号： H01L27/088 文献下载
摘要：本发明涉及包括伪栅极结构的集成电路及其形成方法，其中，一种集成电路包括第一晶体管、第二晶体管以及伪栅极结构。该第一晶体管包括第一栅极结构。该第一栅极结构包括：包括高k介电材料的第一栅极绝缘层以及第一栅极电极。该第二晶体管包括第二栅极结构。该第二栅极结构包括：包括该高k介电材料的第二栅极绝缘层以及第二栅极电极。该伪栅极结构布置于该第一晶体管与该第二晶体管之间，且基本不包括该高k介电材料。
包括栅极结构集成电路及其形成方法

[发明专利]半导体器件-CN201910862801.1在审
发明人：金秀贞;金仁模 -专利权人：三星电子株式会社
申请日： 2019-09-12 - 公布日： 2020-05-08 - 主分类号： H01L27/02 文献下载
摘要：一种半导体器件包括：形成在衬底中的防护有源区域；多个晶体管，设置在与防护有源区域相邻的元件区域中，每个晶体管包括有源区域和交叉有源区域的栅极结构；以及二极管晶体管，设置在晶体管当中的第一晶体管和第二晶体管之间，并且具有连接到防护有源区域的二极管栅极结构、连接到第一晶体管的栅极结构的第一有源区域和连接到第二晶体管的栅极结构的第二有源区域。
半导体器件

[发明专利]存储器单元及存储器阵列-CN201611154298.7有效
发明人：吴孟益;翁伟哲;陈信铭 -专利权人：力旺电子股份有限公司
申请日： 2016-12-14 - 公布日： 2020-04-24 - 主分类号： G11C17/16 文献下载
摘要：本发明公开了一种存储器阵列包括复数个存储器单元，每一存储器单元包括第一选择晶体管、第一接续栅极晶体管、反熔丝晶体管、第二接续栅极晶体管及第二选择晶体管。第二接续栅极晶体管及第二选择晶体管会与第一接续栅极晶体管及第一选择晶体管以反熔丝晶体管为中心互相对成排列。透过两个接续栅极晶体管及两个选择晶体管所形成的对称路径，就能够减少存储器单元中晶体管的栅极宽度以及晶体管之间的隔离结构，进而减少存储器阵列所需的芯片面积。
存储器单元阵列

[实用新型]差分电流采样电路-CN201220508315.3有效
发明人：王纪云;王晓娟;周晓东 -专利权人：郑州单点科技软件有限公司
申请日： 2012-10-01 - 公布日： 2013-03-13 - 主分类号： G01R19/00 文献下载
摘要：该电路五只PMOS晶体管源极均接电压源，第一至第五NMOS晶体管源极均接地；第一PMOS晶体管漏极接第二PMOS晶体管漏极、第一NMOS晶体管栅极、第二NMOS晶体管栅极和漏极，栅极接第五NMOS晶体管漏极、第六NMOS晶体管漏极、第四PMOS晶体管栅极、第五PMOS晶体管栅极和漏极；第五PMOS晶体管栅极接第四PMOS晶体管栅极；第一NMOS晶体管栅极接第二NMOS晶体管栅极；第三NMOS晶体管漏极接第二PMOS晶体管栅极、第三PMOS晶体管栅极和漏极，栅极接第四PMOS晶体管漏极、第五PMOS晶体管栅极、第四PMOS晶体管栅极和漏极。
电流采样电路

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条