[实用新型]一种脉冲锁存单元结构有效
| 申请号： | 201921988057.1 | 申请日： | 2019-11-18 |
| 公开（公告）号： | CN210958333U | 公开（公告）日： | 2020-07-07 |
| 发明（设计）人： | 白雨鑫;陈鑫;张颖;刘小雨;高翔;毛志明;单永欣;马丽萍;姚嘉祺;陈凯;施聿哲;金铮斐;李森;葛明慧;张骁煜 | 申请（专利权）人： | 南京航空航天大学 |
| 主分类号： | H03K19/0948 | 分类号： | H03K19/0948 |
| 代理公司： | 江苏圣典律师事务所 32237 | 代理人： | 韩天宇 |
| 地址： | 211106 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及种脉冲锁存单元结构，包含第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管和门控单元DUC组成，实现了对输入信号的锁存功能。本实用新型可广泛应用在构建锁存器的结构中，适用于对锁存器的可靠性及综合开销要求较高的领域。 | ||
| 搜索关键词： | 一种 脉冲 单元 结构 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南京航空航天大学，未经南京航空航天大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201921988057.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种CMOS反相器延迟电路-202210176848.4
- 张保侠;周海澎;朱琪;肖培磊;陈彦杰;来佳艳 - 中国电子科技集团公司第五十八研究所
- 2022-02-24 - 2023-09-29 - H03K19/0948
- 本发明公开一种CMOS反相器延迟电路，属于集成电路领域。所述CMOS反相器延迟电路通过添加2个MOS使能管，根据需要可多作几组，可选择性的改变电容C1的充电电源的高低，而输出反相器INV2的反转电压设置为VDD/2恒定不变，从而实现延迟电路整体信号输出延迟时间可控。利用切换使能MOS管的开关实现反相器的电源切换，从而控制电容C1的充放电时间，从而控制最后一级CMOS反相器的延迟输出。而且本发明的CMOS反相器延迟电路简单实用，在需要增大时间延迟时，不用增大电容面积，极大地减小了版图面积；在需要减小时间延迟时，也不用修改电容参数，减少版图工作量；从而轻松实现延迟时间可控，缩小成本。
- 一种基于三输入TFET器件的一位全加器-202010380082.2
- 胡建平;高晗晔;叶浩;张子豪 - 深圳市元视芯智能科技有限公司
- 2020-05-08 - 2023-09-22 - H03K19/0948
- 本发明公开了一种基于三输入TFET器件的一位全加器，包括第十四个TFET管，七个TFET管采用P型三输入TFET器件实现，七个TFET管采用N型三输入TFET器件实现，N型三输入TFET器件三个栅极中任意两个或三个接入的输入信号均为1时，N型三输入TFET器件的源极和漏极之间导通，P型三输入TFET器件三个栅极中任意两个接入或者三个接入的输入信号为0时，P型三输入TFET器件的源极和漏极之间导通；优点是电路结构较为简单，电路面积和功耗较小，速度较快。
- 由共栅互补场效应晶体管构建的D锁存器-202111016423.9
- 丁荣正;俞少峰;朱小娜 - 复旦大学
- 2021-08-31 - 2023-07-07 - H03K19/0948
- 本发明提供了一种由共栅互补场效应晶体管构建的D锁存器，包括第一互补场效应晶体管、第二互补场效应晶体管、第三互补场效应晶体管、第四互补场效应晶体管以及第五互补场效应晶体管，增加了D锁存器的电路集成度。
- 一种带复位功能的低功耗全加器电路-201911195762.0
- 刘旭辉;赵汝法;霍军;王巍 - 重庆中易智芯科技有限责任公司
- 2019-11-28 - 2022-09-16 - H03K19/0948
- 本发明请求保护一种带复位功能的低功耗全加器电路，属于集成电路领域；本申请中仅采用10个晶体管，包含复位电路、2个3管同或电路以及1个选择模块电路，其中复位电路由NMOS管N6、NMOS管N7组成；3管同或电路由PMOS管P1、NMOS管N1、NMOS管N2通过特殊的连接方式组成；1个选择模块由PMOS管P3和NOMS管N5组成；优点是，与典型的全加器电路相比，明显减少了晶体管数量，降低了功耗，引入复位信号后，方便确定全加器的初始状态，更加便于上层电路的使用。
- SiCMOS驱动电路及电子设备-202120663651.4
- 陈志彬;陈宝煌;王锋;孙泗棍 - 科华数据股份有限公司;漳州科华技术有限责任公司
- 2021-03-31 - 2022-08-05 - H03K19/0948
- 本实用新型涉及驱动电路技术领域，提供了一种SiCMOS驱动电路及电子设备，上述电路包括：开关管、第一二极管、第二二极管、第一稳压二极管、第一电容、第一电阻、第二电阻、第三电阻、第一输入端子、第二输入端子、第一输出端子及第二输出端子；第一输入端子和第二输入端子接收外部差分控制信号，第一输出端子与SiCMOS管的栅极连接，第二输出端子与SiCMOS管的源极连接。当第一输入端子和第二输入端子之间电压差值为正时，开关管断开，SiCMOS管导通；当第一输入端子和第二输入端子之间电压差值为正时，开关管导通，通过第一稳压二极管使SiCMOS管负压关断，减小关断时间，有效提高了SiCMOS管的工作频率。
- 一种输出电路及电子装置-201710347565.0
- 陈双文 - 中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
- 2017-05-17 - 2022-04-26 - H03K19/0948
- 本发明提供一种输出电路及电子装置。该输出电路包括：第一输出级电路，所述第一输出级电路具有第一输入端和第一输出端，所述第一输入端用于与第一输入信号连接，所述第一输出端与所述输出电路的输出端连接，所述第一输入端和所述第一输出端之间形成有第一耦合电容；第二输出级电路，所述第二输出级电路具有第二输入端和第二输出端，所述第二输入端用于与第二输入信号连接，所述第二输出端与所述输出电路的输出端连接，所述第二输入端和所述第二输出端之间形成有第二耦合电容；其中，所述第一耦合电容和所述第二耦合电容具有相反的耦合作用。该输出电路可以改善输出端的毛刺，降低毛刺对电路的影响。该电子装置具有类似的优点。
- 一种柔性仿神经元电路及基于其的脉冲神经网络-202010163292.6
- 韩传余;韩峥嵘;方胜利;张骐智;王小力 - 西安交通大学
- 2020-03-10 - 2022-04-22 - H03K19/0948
- 本发明属于人工神经网络领域，公开了一种柔性仿神经元电路及基于其的脉冲神经网络，柔性仿神经元电路包括第一薄膜晶体管、第一CMOS反相器、第二CMOS反相器、第一偏置电阻、第二偏置电阻和突变型忆阻器；脉冲神经网络包括仿突触阵列和若干上述的柔性仿神经元电路；仿突触阵列一端用于信号的输入，另一端与若干柔性仿神经元电路均连接，所述仿突触阵列和若干柔性仿神经元电路集成制备。解决了现有技术中柔性仿神经元电路的结构复杂，电路功耗高，且不能与忆阻器仿突触阵列集成制备的缺点，提供了一种结构十分简单，需要的晶体管数目很少的柔性仿神经元电路，并且其功耗低，降低了生产和使用成本，实现了柔性仿神经元电路与仿突触阵列的集成制备。
- 时钟分布网络及其方法-202110790152.6
- 萨尔玛·埃拉卜德;宋飞;林嘉亮 - 瑞昱半导体股份有限公司
- 2021-07-13 - 2022-04-12 - H03K19/0948
- 一种时钟分布网络及其方法。该方法包括：接收远端电压信号；利用电流模式传输方案转换远端电压信号为本地电压信号，电流模式传输方案包括串接的电压转电流驱动器、传输线、电流缓冲器及电感电容槽；利用一电压模式传输方案传输本地电压信号为第一目的地电压信号，该电压模式传输方案包括串接的第一电容驱动线及第一反相器缓冲器；及利用一电压模式传输方案传输本地电压信号为第二目的地电压信号，该电压模式传输方案包括串接的第二电容驱动线及第二反相器缓冲器。
- 一种4-8通道高速CMOS驱动芯片-202111194282.X
- 李娅妮;周志余;郑玉晗;周卉卉;朱樟明;杨银堂 - 西安电子科技大学重庆集成电路创新研究院
- 2021-10-13 - 2022-02-25 - H03K19/0948
- 本发明公开了一种4‑8通道高速CMOS驱动芯片，包括：单通道驱动电路、保护电路和输出电路，单通道驱动电路用于将输入的数字信号转换为第一预设电压，保护电路用于在过温或过流时关断CMOS驱动芯片，输出电路用于提高CMOS驱动芯片的输出电压范围；单通道驱动电路中，三态控制模块用于控制输出电路切换不同工作模式，电源电压检测模块用于在检测到第一预设电压V
- 用于3D逻辑芯片功能模块的电容电路、设备及芯片-202022850567.1
- 于国庆;王嵩 - 西安紫光国芯半导体有限公司
- 2020-12-01 - 2021-08-27 - H03K19/0948
- 本申请实施例通过提供一种用于3D逻辑芯片功能模块的电容电路、设备及芯片，其中，上述用于3D逻辑芯片功能模块的电容电路包括：逻辑芯片功能电路和存储芯片复用电容，上述存储芯片复用电容设置在上述逻辑芯片上，可以用于为上述逻辑芯片功能电路的耗电元件提供电荷，上述存储芯片复用电容的引脚连接于上述耗电元件或连接于靠近上述逻辑芯片功能电路的上述逻辑芯片表面，其中，上述存储芯片复用电容还可以用于与存储芯片相连接，并为存储芯片功能电路提供电荷。由于逻辑芯片使用了存储芯片中的电容，作为复用电容为逻辑芯片自身的耗电元件提供电荷。非常好的解决了，片上电容单位面积电容值有限的问题。
- 互补金属氧化物半导体（CMOS）反相器电路装置-202110506209.5
- 柳凡善;林奎昊;姜汰竟 - 美格纳半导体有限公司
- 2014-10-16 - 2021-07-30 - H03K19/0948
- 提供了一种CMOS反相器电路装置。所述CMOS反相器电路装置包括：延迟电路单元，被配置为在输入信号在高电平和低电平之间转换时分别生成PMOS晶体管和NMOS晶体管的各自栅极节点的不同的充电路径和放电路径。因此，本示例最小化或去除在输入信号转换时的短路电流的产生。示例可简化电路结构，并且可使CMOS反相器电路装置的尺寸更小。
- 伪互补逻辑网络-201980082045.9
- 金恩焕;金载俊 - 浦项工科大学校产学协力団
- 2019-12-09 - 2021-07-30 - H03K19/0948
- 根据本实施例的伪互补逻辑网络包括：第一逻辑级，包括第一下拉电路和包含N型晶体管的第一上拉电路；以及第二逻辑级，包括第二上拉电路和包含N型晶体管的第二下拉电路，其中，提供所述第二逻辑级的输出信号作为所述第一下拉电路的输入，以及所述第一上拉电路包括所述第二下拉电路。
- 一种带同步使能和输出电平置位的CMOS驱动电路及驱动方法-202011542574.3
- 李嘉;田泽;吕俊盛;刘颖;邵刚;蔡叶芳;王晋 - 西安翔腾微电子科技有限公司
- 2020-12-24 - 2021-04-13 - H03K19/0948
- 本发明涉及一种带同步使能和输出电平置位的CMOS驱动电路及驱动方法。本发明包括电平转换电路、占空比校正电路、同步逻辑电路、栅压控制器和输出驱动电路，电平转换电路依次通过占空比校正电路、同步逻辑电路和栅压控制器接入输出驱动电路，其中电平转换电路完成差分CML信号向CMOS信号的电平转换；占空比校正电路完成CMOS信号占空比校正；同步逻辑电路完成OE控制信号的同步，并将该信号与时钟信号进行逻辑运算完成时钟信号同步；栅压控制器在OE为低时屏蔽时钟信号，产生输出高阻态所需的控制信号，OE为高时释放时钟信号，驱动输出驱动电路；输出驱动电路完成最终CMOS输出电平驱动功能。本发明可以有效降低系统复杂度、减少芯片端口。
- 辅助信道和用于操作辅助信道的方法-202010963920.9
- A·A·坎普;R·潘迪;Y·拉姆辛格 - 半导体元件工业有限责任公司
- 2020-09-15 - 2021-03-26 - H03K19/0948
- 本发明题为“辅助信道和用于操作辅助信道的方法”。本发明涉及辅助信道和用于操作辅助信道的方法。该辅助信道可以包括第一PMOS晶体管和第二PMOS晶体管，该第一PMOS晶体管连接在辅助信道的两个端子之间，该第二PMOS晶体管连接到第一PMOS的栅极端子并在第一端部处经由电阻器连接到两个端子中的一个端子。该辅助信道还可以包括连接到第一PMOS晶体管和第二PMOS晶体管两者的栅极端子的支持电路。
- CMOS全加器和多位全加器-201910539726.5
- 于轲;鱼江华;陈志强 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2019-06-20 - 2020-12-22 - H03K19/0948
- 本申请公开了一种CMOS全加器，其包括一个以上PMOS场效应管、一个以上NMOS场效应管以及连接线路。连接线路用于连接所述一个以上PMOS场效应管和所述一个以上NMOS场效应管。连接线路被配置为降低一个以上PMOS场效应管及一个以上NMOS场效应管中的至少一个的阈值电压。本申请还公开了一种多位全加器，其包括多个CMOS全加器。所述CMOS全加器以及多位全加器可以有效地降低器件的上升、下降、传播延迟情况，从而提升电路速度。
- 一种抗单粒子瞬态脉冲反相器加固电路-201922171780.7
- 武唯康;廖春连;常迎辉;李斌;刘长龙;田素雷 - 中国电子科技集团公司第五十四研究所
- 2019-12-06 - 2020-07-14 - H03K19/0948
- 本实用新型公开了一种抗单粒子瞬态脉冲反相器加固电路，属于集成电路、电路抗辐照加固技术领域。其包括第一、第二、第三、第四、第五、第六场效应晶体管，第三、第四场效应晶体管的漏极相连，第一、第二晶体管的源极、漏极分别相连并且源极和第三、第四场效应晶体管的漏极相连，第五场效应晶体管的源极和衬底同时接电源，第五场效应晶体管的漏级和第三场效应晶体管的源极相连，第六场效应晶体管的源极和衬底同时接地，第六场效应晶体管的漏极和第四场效应晶体管的源极相连，第一、第二、第三、第四、第五、第六场效应晶体管的栅极相连。本实用新型不仅能够完成普通反相器的逻辑功能，还具备高性能的抗单粒子效应的性能。
- 一种脉冲锁存单元结构-201921988057.1
- 白雨鑫;陈鑫;张颖;刘小雨;高翔;毛志明;单永欣;马丽萍;姚嘉祺;陈凯;施聿哲;金铮斐;李森;葛明慧;张骁煜 - 南京航空航天大学
- 2019-11-18 - 2020-07-07 - H03K19/0948
- 本实用新型涉及种脉冲锁存单元结构，包含第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管和门控单元DUC组成，实现了对输入信号的锁存功能。本实用新型可广泛应用在构建锁存器的结构中，适用于对锁存器的可靠性及综合开销要求较高的领域。
- 一种抗单粒子瞬态脉冲反相器加固电路-201911243547.3
- 武唯康;廖春连;常迎辉;李斌;刘长龙;田素雷 - 中国电子科技集团公司第五十四研究所
- 2019-12-06 - 2020-02-28 - H03K19/0948
- 本发明公开了一种抗单粒子瞬态脉冲反相器加固电路，属于集成电路、电路抗辐照加固技术领域。其包括第一、第二、第三、第四、第五、第六场效应晶体管，第三、第四场效应晶体管的漏极相连，第一、第二晶体管的源极、漏极分别相连并且源极和第三、第四场效应晶体管的漏极相连，第五场效应晶体管的源极和衬底同时接电源，第五场效应晶体管的漏级和第三场效应晶体管的源极相连，第六场效应晶体管的源极和衬底同时接地，第六场效应晶体管的漏极和第四场效应晶体管的源极相连，第一、第二、第三、第四、第五、第六场效应晶体管的栅极相连。本发明不仅能够完成普通反相器的逻辑功能，还具备高性能的抗单粒子效应的性能。
- 一种CMOS电路结构-201920426090.9
- 杜凯;许达文 - 苏州神指微电子有限公司
- 2019-04-01 - 2019-10-11 - H03K19/0948
- 本实用新型公开了一种CMOS电路结构，属于集成电路涉及领域。一种CMOS电路结构包括一个反相器、一个P型晶体管和一个N型晶体管；电路的第一输入端连接P型晶体管和N型晶体管的栅极，电路的第二输入端连接P型晶体管和N型晶体管的漏极，反相器加在电路的第二输入端和P型晶体管或者N型晶体管的漏极之间，电路的输出端分别与P型晶体管和N型晶体管的源极连接，P型晶体管的衬底连接电源，N型晶体管的衬底接地；该电路结构构成异或门或者同或门。每个门电路只需四个晶体管，且对电路的第一输入端到电路输出端的连接进行了优化，具有最短的信号路径。
- 低功率偏移存储的锁存器-201510081859.4
- 马哈德万·文基德斯瓦兰;拉贾韦吕·西纳卡兰 - 德州仪器公司
- 2015-02-15 - 2019-06-18 - H03K19/0948
- 本发明提供一种低功率存储偏移的CMOS锁存器(140)，其包含例如：共用电流源(IBIAS，图3及图4)，其经布置以对偏移存储相位(504)提供预定偏置电流(例如当SAMPLE信号断言时通过电阻器R0及R1的电流)；及赋能晶体管(M3及M4)，其经布置以将分辨周期(518，当ENABLE信号断言时)期间的分辨偏置电流耦合到相应输入对装置(M1及M2)。所述低功率存储偏移的CMOS锁存器(140)任选地包含电流缩放(参见图4中的M1/M11及M2/M12w/1比例)以提供大于所述偏移存储相位(504)的所述预定偏置电流的分辨偏置电流。
- 具有机器学习攻击抵抗的非线性物理不可克隆函数（PUF）电路-201780052864.X
- V·B·苏瑞史;S·K·马修;S·K·萨特帕西 - 英特尔公司
- 2017-08-25 - 2019-04-16 - H03K19/0948
- 实施例包括用于物理不可克隆函数(PUF)电路的装置、方法和系统。PUF电路可以包括PUF单元阵列，用于响应于质询位串来生成认证代码的相应响应位。PUF单元可以包括交叉耦合的反相器对，各个反相器包括独立可选择的下拉支路或上拉支路。基于质询位串，可以选择性地激活每个反相器的上拉支路或下拉支路中的一个支路。PUF单元可以进一步包括第一和第二可配置时钟延迟电路，用于将相应的时钟信号传递至PUF单元的预充电晶体管。暗位掩码电路可以生成用于PUF电路的软暗位掩码。可描述并要求保护其他实施例。
- 一种超低功耗数模混合集成熔丝修调电路及熔丝修调方法-201610505352.1
- 胡国宇;张瑞智;许江涛;张鸿;张杰 - 西安交通大学
- 2016-06-30 - 2019-01-15 - H03K19/0948
- 本发明公开了一种超低功耗数模混合集成熔丝修调电路及熔丝修调方法。利用四个反相器、四个MOS管和熔丝组成修调电路，能够有效实现熔丝修调功能，根据熔丝熔断前后的电阻大小不同输出不同的控制电平，进而控制开关管的通断选择电阻的接入与否。电路硬件开销小，功耗低，适合于超低功耗数模混合集成电路。本发明还充分利用了集成电路系统内部的上电复位信号，避免了过多的电路开销，结构简单，性能稳定。
- 集成电路以及密码生成方法-201510140408.3
- 渡边浩志 - 群联电子股份有限公司
- 2014-03-05 - 2018-11-23 - H03K19/0948
- 本发明提供一种集成电路以及密码生成方法。所述集成电路包括多个场效应电晶粒、多个感测放大器以及处理电路。每个场效电晶粒经配置以表示映像表中的地址且包括源极、漏极、通道以与栅极。每一个感应放大器连接到所述漏极上且经配置以感应来自所述漏极的电流，并确定所述相应的场效应晶体管的阈值电压。所述处理电路经配置以分类各个由对应感测放大器确定的阀值电压为第一状态与第二状态，并标记于映像表中每个阀值电压的对应地址。
- 高速反相器及其方法-201510577999.0
- 林嘉亮 - 瑞昱半导体股份有限公司
- 2015-09-11 - 2018-09-18 - H03K19/0948
- 本发明公开一种高速反相器电路及其方法，该高速反相器电路包含PMOS晶体管、NMOS晶体管、以及电阻。该PMOS晶体管由第一输入端接收第一输入信号，且经由第一输出端输出第一输出信号，该NMOS晶体管由第二输入端接收第二输入信号，且由第二输出端输出第二输出信号，该电阻用以提供第一输出信号与第二输出信号之间的隔离。本发明使高速反相器电路的CMOS反相器中的PMOS晶体管和NMOS晶体管分别动作，以让构成的PMOS晶体管信号接收具有快速高到低转态的第一输入信号并输出信号具有快速低到高转态的第一输出信号，并让构成的NMOS晶体管接收具有快速低到高转态的第二输入信号并输出具有快速高到低转态的第二输出信号。
- 负载开关-201480011810.5
- A·C·萨达特;W·E·格罗斯 - 德克萨斯仪器股份有限公司
- 2014-03-05 - 2018-08-28 - H03K19/0948
- 本申请公开一种集成电路(IC)。IC通常包含使能引脚VON、接地引脚GND、输入引脚VIN、输出引脚VOUT、负载开关Q7以及控制电路104。负载开关被耦接在输入引脚和输出引脚之间，并且通过输入引脚接收负电压。控制电路被耦接到使能引脚、接地引脚以及负载开关从而控制负载开关，并且将接地引脚用作正供电轨以及将输入引脚用作内部接地。
- 抗辐射CMOS传输门及包含其的CMOS电路-201720641775.6
- 雒兴明;刘刚;张薇 - 北京锐达芯集成电路设计有限责任公司
- 2017-06-05 - 2017-12-12 - H03K19/0948
- 本实用新型公开一种抗辐射CMOS传输门，其包括两个串联连接的传输门。其中，两个传输门中的PMOS管和NMOS管的衬底分别相连并悬空。本实用新型还公开一种包括上述CMOS传输门的CMOS电路。在本实用新型中，当在辐照条件或者单粒子效应条件下传输门中输入端的电压稍高于电源电压时，电流不会灌入电源或者地中，保证了传输门的正常工作，提高了抗辐射能力，使得传输门及包含该传输门的CMOS电路满足在辐射环境中的使用要求。
- 集成电路以及密码生成方法-201410078450.2
- 渡边浩志 - 群联电子股份有限公司
- 2014-03-05 - 2017-12-08 - H03K19/0948
- 本发明提供一种集成电路以及密码生成方法。所述集成电路包括多个场效应晶体管、多个感应放大器，以及一个处理电路。每一个场效应晶体管经配置以表示映射表中的地址且包括源极、漏极、通道以及栅极。每一个感应放大器连接到所述漏极上且经配置以感应来自所述漏极的电流并判定所述相应的场效应晶体管的阈值电压。所述处理电路经配置以将由所述相应的感应放大器判定的每一个所述阈值电压分类成第一状态和第二状态，并在所述映射表中的所述相应地址上标记每一个所述阈值电压的状态。
- 一种低电压高性能低功耗C单元-201510230745.1
- 邬杨波;董恒锋;杨金龙;赵旭 - 宁波大学
- 2015-05-08 - 2017-10-31 - H03K19/0948
- 本发明公开了一种低电压高性能低功耗C单元，包括PMOS上拉单元、NMOS下拉单元、信号驱动门、弱反馈门和地反馈门；信号驱动门和弱反馈门组成的互锁反相器来保存数据，地反馈门来控制信号驱动门和弱反馈门的工作状态，该低电压高性能低功耗C单元的第一信号输入端和信号输入端接入的输入信号时，信号驱动门和弱反馈门或者工作在弱工作状态使电流减小，或者受地反馈门控制功耗急剧降低；优点是动态功耗和漏功耗均较小，可应用于低电压环境中，在NCSU PTM 45nm CMOS工艺，电源电压0.5V，第一信号输入端接入的第一输入信号的频率为100MHz，第二信号输入端接入的第二输入信号B的频率为50MHz时，和弱反馈C单元相比较，减少了49.6％的动态功耗，减少了11.1％的静态功耗，性能提高了34.3％。
- 抗辐射CMOS传输门及包含其的CMOS电路-201710413857.X
- 雒兴明;刘刚;张薇 - 北京锐达芯集成电路设计有限责任公司
- 2017-06-05 - 2017-09-19 - H03K19/0948
- 本发明公开一种抗辐射CMOS传输门，其包括两个串联连接的传输门。其中，两个传输门中的PMOS管和NMOS管的衬底分别相连并悬空。本发明还公开一种包括上述CMOS传输门的CMOS电路。在本发明中，当在辐照条件或者单粒子效应条件下传输门中输入端的电压稍高于电源电压时，电流不会灌入电源或者地中，保证了传输门的正常工作，提高了抗辐射能力，使得传输门及包含该传输门的CMOS电路满足在辐射环境中的使用要求。
- 基于忆阻交叉架构的图片均值学习电路-201510223545.3
- 李传东;何兴;陈玲;黄廷文 - 西南大学
- 2015-05-05 - 2017-08-08 - H03K19/0948
- 本发明公开了一种基于忆阻交叉架构的图片均值学习电路，其特征在于包括由忆阻器交叉架构构成的MMCA层和由忆阻器交叉架构构成的IMCA层，所述MMCA层与IMCA层之间通过CMOS单元连接；所述CMOS单元根据输入像素对应的阻值的均值和MMCA层里存储阻值的均值之间的差值，调整MMCA层里的忆阻器阻值，使MMCA层里存储的阻值趋近于输入像素平均值对应的阻值；所述CMOS单元根据输入像素对应的阻值和MMCA层里存储的阻值之间的误差，调整IMCA层里的忆阻器阻值，当误差值小于一定阈值时，IMCA层里忆阻器的阻值增大，反之忆阻器的阻值减小。本发明提出了采用均值方法对忆阻交叉架构进行图片学习和写入，具有高容错和并行处理的特点。
- 专利分类
