[发明专利]脉冲信号产生装置及方法在审
| 申请号： | 201810654954.2 | 申请日： | 2018-06-22 |
| 公开（公告）号： | CN108880511A | 公开（公告）日： | 2018-11-23 |
| 发明（设计）人： | 李建国 | 申请（专利权）人： | 迈普通信技术股份有限公司 |
| 主分类号： | H03K5/156 | 分类号： | H03K5/156 |
| 代理公司： | 北京超凡志成知识产权代理事务所(普通合伙) 11371 | 代理人： | 徐丽 |
| 地址： | 610000 四川省成都市高*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供一种脉冲信号产生装置及方法。所述装置包括电性连接的脉冲发生单元及延时提取单元。脉冲发生单元用于产生初始脉冲信号。延时提取单元用于接收与初始脉冲信号相关的第一脉冲信号及第二脉冲信号，并根据第一脉冲信号与第二脉冲信号之间的延时和第一脉冲信号及第二脉冲信号产生目标脉冲信号。其中，第一脉冲信号和第二脉冲信号等于初始脉冲信号的宽度，目标脉冲信号的宽度小于初始脉冲信号的宽度。通过上述装置可以直接利用存在延时且宽度相同的第一脉冲信号及第二脉冲信号产生宽度较窄的目标脉冲信号，由此，在不使用高性能器件的基础上，依然可以获得宽度较窄的脉冲信号。 | ||
| 搜索关键词： | 脉冲信号 初始脉冲信号 延时 目标脉冲 脉冲信号产生装置 脉冲发生单元 脉冲信号产生 提取单元 高性能器件 电性连接 申请 | ||
【主权项】：
1.一种脉冲信号产生装置，其特征在于，所述装置包括电性连接的脉冲发生单元及延时提取单元；所述脉冲发生单元，用于产生初始脉冲信号；所述延时提取单元，用于接收与所述初始脉冲信号相关的第一脉冲信号及第二脉冲信号，并根据所述第一脉冲信号与所述第二脉冲信号之间的延时和所述第一脉冲信号及所述第二脉冲信号产生目标脉冲信号，其中，所述第一脉冲信号和第二脉冲信号的宽度等于所述初始脉冲信号的宽度，所述目标脉冲信号的宽度小于所述初始脉冲信号的宽度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于迈普通信技术股份有限公司，未经迈普通信技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810654954.2/，转载请声明来源钻瓜专利网。
- 上一篇：时钟占空比调整电路
- 下一篇：一种高功率双指数脉冲脉宽连续调节电路及调节方法
- 同类专利
- 数字时钟倍频电路系统、数字时钟倍频信号生成方法-201910508700.4
- 李路;陈波;方敏;周春元;罗俊 - 珠海微度芯创科技有限责任公司
- 2019-06-13 - 2019-08-23 - H03K5/156
- 本发明公开了一种数字时钟倍频电路系统，包括：占空比数字校准电路模块、或门电路模块；所述占空比数字校准电路模块包括脉冲发生器、半时钟周期延迟电路；输入时钟信号经过占空比数字校准电路模块、或门电路模块输出倍频后的输出时钟信号。此外，本发明还公开了一种数字时钟倍频信号生成方法。采用本发明基于50％占空比校准的数字时钟倍频电路系统有效地降低了输出时钟的抖动，节省了电路功耗和面积，同时输入时钟信号FIN到输出时钟信号FOUT之间的响应时间减少33％，可以支持高速响应场景。
- 占空比调节装置及方法-201710160683.0
- 陈玺;李梁;陈光炳;王育新;付东兵;黄兴发;徐鸣远;沈晓峰 - 中国电子科技集团公司第二十四研究所
- 2017-03-17 - 2019-08-06 - H03K5/156
- 本发明提供一种占空比调节装置及方法，该装置包括：第一边沿提取单元，用于提取第一时钟信号的上升沿；锁定判别单元，其输入端连接第一时钟信号与时钟输出信号，用于根据判别电压与稳定电压的比较结果输出控制信号，按照控制信号选择连通第一时钟信号或时钟输出信号作为反馈信号；积分单元，用于将反馈信号转为稳定电压，放大稳定电压直到达到参考电压时，输出控制电压；电荷泵，用于根据控制电压输出第二时钟信号；第二边沿提取单元，用于提取第二时钟信号的下降沿；鉴相器，用于比较第一时钟信号的上升沿与第二时钟信号的下降沿的相位，生成时钟输出信号。本发明电路结构简单，在功耗基本相等的状态下，提高了占空比调节效率。
- 用于调节时钟信号中的占空比的装置和方法-201610909377.8
- 刘宗耀 - 三星电子株式会社
- 2016-10-19 - 2019-07-12 - H03K5/156
- 提供一种用于调节时钟信号中的占空比的装置和方法。公开一种装置和方法。所述装置和方法允许无线通信装置的时钟信号产生具有50％的占空比的振荡。所述装置和方法允许在上电后快速地收敛于50％的占空比，并且还在外界温度和电源波动的变化期间，提供稳定的占空比。所述装置包括(但不限于)：缓冲器；第一反相器，电连接到缓冲器；第二反相器，电连接到第一反相器；差分积分器，其中，第一反相器的第一输出电连接到差分积分器的第一输入，其中，第二反相器的第二输出电连接到差分积分器的第二输入，其中，差分积分器的第三输出电连接到缓冲器。
- 一种占空比可控的振荡器电路-201711422260.8
- 马继荣;武晓伟 - 北京同方微电子有限公司
- 2017-12-25 - 2019-07-02 - H03K5/156
- 本发明提供了一种占空比可控的振荡器电路，所述振荡器电路包括振荡环路电路、电平检测电路、翻转阈值检测电路和误差比较电路，其中，振荡环路电路由奇数级反相器、充电电流源和放电电流源组成，电平检测电路和翻转阈值检测电路同时连接误差比较电路，振荡环路电路产生的振荡信号输入到电平检测电路，电平检测电路输出电平信号，翻转阈值检测电路输出电压信号，电压信号与电平信号一起输入到误差比较电路中，误差比较电路的输出端连接到振荡环路电路，调节振荡环路电路中充电电流的大小。本发明实现了振荡器电路最终输出的时钟信号占空比值保持在50%，且该占空比值不随工艺的波形而发生变化。
- 一种低成本小型化的窄脉冲发生电路-201821417227.6
- 段发阶;林昊然;蒋佳佳;傅骁;李旭;叶德超 - 天津大学
- 2018-08-31 - 2019-05-03 - H03K5/156
- 本实用新型涉及一种低成本小型化的窄脉冲发生电路，包括生成PWM激励信号的激励源、延迟线模块和异或门比较器，其特征在于，PWM激励信号作为原信号，经过延迟线模块的延迟信号与原信号经过异或门比较器，得到最终输出的窄脉冲信号，其中，所述延迟线模块的延迟参数根据所需脉冲脉宽确定。本实用新型具有低成本稳定性好的优点。
- 一种具有门控猝发功能的信号发生器-201310596782.5
- 丁新宇;王悦;王铁军;李维森 - 苏州普源精电科技有限公司
- 2013-11-22 - 2019-04-12 - H03K5/156
- 本发明提供了一种具有门控猝发功能的信号发生器，包括波形产生单元、波形输出单元和控制单元，所述的控制单元，用于产生触发脉冲信号和触发极性信号，所述的波形产生单元，用于产生波形信号；所述的波形输出单元，用于输出波形信号；还包括一个门控单元，用于根据触发极性信号和触发脉冲信号，产生一个门控信号，所述的波形产生单元根据门控信号产生波形信号。本发明所述的信号发生器解决了现有技术中门控猝发功能产生的波形相位不连续的问题，避免了过冲现象，改善了由此带来的转换误差和通信误差，减少了对被测仪器的损坏，并且还可以输出整周期的波形，可应用性更强。
- 一种占空比校准电路-201821502409.3
- 何杰;杨诗洋;王颀;宋大植;詹姆士·金 - 长江存储科技有限责任公司
- 2018-09-13 - 2019-04-09 - H03K5/156
- 本实用新型实施例公开了一种占空比校准电路，包括：延迟线、下降沿检测模块和相位插值模块；延迟线串联有多个子延迟线，每个子延迟线包括一个或多个串联且延迟时间相等的延时单元，前一个子延迟线中延时单元的延迟时间小于后一个子延迟线中延时单元的延迟时间；下降沿检测模块，用于根据待校准信号的频率从延迟线上获得待校准信号的多个延时信号，并根据待校准信号和每个延时信号检测待校准信号的下降沿，得到下降沿状态检测信号；相位插值模块，用于根据待校准信号和所述下降沿状态检测信号，获得校准后的信号。本实用新型能够满足在满足不同频率信号的占空比校准精度的情况下，减小电路的功耗和占用面积。
- 占空比校准电路-201610783625.9
- 戴颉;职春星 - 灿芯半导体（上海）有限公司
- 2016-08-30 - 2019-03-12 - H03K5/156
- 本发明提供一种占空比校准电路，其包括驱动电路和占空比检测电路。驱动电路包括MOS管M5和M6，占空比检测电路包括MOS管M1、M3、M0和M2，通过同步调整MOS管M1和M3的有效驱动能力，直到找到使MOS管M1的有效驱动能力发生最小变化，就会导致占空比检测电路输出的检测电平发生翻转的相邻的有效驱动能力值A和B。当MOS管M1的有效驱动能力分别为A和B时，MOS管M1和M0的有效驱动能力的比例分别为第一比值和第二比值。调整MOS管M6的有效驱动能力，使得MOS管M6与M5的有效驱动能力的比例等于第一比值或第二比值。占空比检测电路采用与驱动电路相似的电路结构，故可以实现快速、高精确度的占空比校准。
- 一种基于FPGA的同步分段延时链的DPWM模块-201610979972.9
- 程心;宋瑞峰;章钰;解光军 - 合肥工业大学
- 2016-11-08 - 2019-03-08 - H03K5/156
- 本发明公开了一种基于FPGA的同步分段延时链的DPWM模块，其特征是包括：基于计数器的时钟控制模块、基于锁相环的粗延时模块、基于加法器链的细延时模块、与门和RS锁存器。本发明能提高脉宽调制器的时间分辨率和占空比线性度和稳定性，增强脉宽调制器的鲁棒性，从而缩小DC‑DC转换器的纹波和稳定时间，抑制并减弱调制过程出现的过冲和振铃。
- 一种占空比可调的高速电平移位器电路-201810143563.4
- 孙嘉斌;贾一平;胡凯;张超;刘紫璇;孙晓哲 - 南京胜跃新材料科技有限公司
- 2018-02-12 - 2019-03-05 - H03K5/156
- 本发明公开了一种占空比可调的高速电平移位器电路，包括第一晶体管MN1、第二晶体管MN2、第三晶体管LN1、第四晶体管LN2、第五晶体管N0、第六晶体管LP1、第七晶体管LP2、第八晶体管LP3、第九晶体管LP4、第十晶体管MP1、第十一晶体管MP2、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器和或非门，通过或非逻辑，控制接入电路P管的个数，调整输出波形占空比。本发明的电平移位器不利用高压晶体管，也能将低压电平的输入信号变换为高压电平的输出信号，并且拓宽了电压转换范围，提高了信号传输速率。
- 一种25%占空比时钟信号产生电路-201610622753.5
- 吴建辉;华超;陈超;黄成;李红 - 东南大学
- 2016-08-01 - 2019-02-01 - H03K5/156
- 本发明公开了一种25％占空比时钟信号产生电路，可用于射频接收机中，亦可用于四相滤波电路中。本发明可利用频率为2fo的普通的50％占空比互补时钟信号，产生准确的频率为fo的25％占空比四相非交叠时钟信号。本发明利用了二分频后的时钟信号与原时钟信号间的延时，以及二者间的逻辑关系，原理较为简单可靠。输出四相时钟信号的间隔时间与占空比均只与原输入时钟信号有关，因此避免了模块间的相互影响，使本电路能可靠地以较低的动态功耗工作于较高频率下。
- 一种低成本小型化的窄脉冲发生方法-201811007533.7
- 段发阶;林昊然;蒋佳佳;傅骁;李旭;叶德超 - 天津大学
- 2018-08-31 - 2019-01-01 - H03K5/156
- 本发明涉及一种低成本小型化的窄脉冲发生方法，所采用的电路，包括生成PWM激励信号的激励源、延迟线模块和异或门比较器，其特征在于，根据所需要的窄脉冲的脉宽确定延迟线模块的延迟参数，以PWM激励信号作为原信号，经过延迟线模块的延迟信号与原信号经过异或门比较器，得到最终输出的窄脉冲信号。本发明具有低成本稳定性好的优点。
- 脉冲信号产生装置及方法-201810654954.2
- 李建国 - 迈普通信技术股份有限公司
- 2018-06-22 - 2018-11-23 - H03K5/156
- 本申请提供一种脉冲信号产生装置及方法。所述装置包括电性连接的脉冲发生单元及延时提取单元。脉冲发生单元用于产生初始脉冲信号。延时提取单元用于接收与初始脉冲信号相关的第一脉冲信号及第二脉冲信号，并根据第一脉冲信号与第二脉冲信号之间的延时和第一脉冲信号及第二脉冲信号产生目标脉冲信号。其中，第一脉冲信号和第二脉冲信号等于初始脉冲信号的宽度，目标脉冲信号的宽度小于初始脉冲信号的宽度。通过上述装置可以直接利用存在延时且宽度相同的第一脉冲信号及第二脉冲信号产生宽度较窄的目标脉冲信号，由此，在不使用高性能器件的基础上，依然可以获得宽度较窄的脉冲信号。
- 一种占空比校准电路-201811069756.6
- 何杰;杨诗洋;王颀;宋大植;詹姆士·金 - 长江存储科技有限责任公司
- 2018-09-13 - 2018-11-16 - H03K5/156
- 本发明实施例公开了一种占空比校准电路，包括：延迟线、下降沿检测模块和相位插值模块；延迟线串联有多个子延迟线，每个子延迟线包括一个或多个串联且延迟时间相等的延时单元，前一个子延迟线中延时单元的延迟时间小于后一个子延迟线中延时单元的延迟时间；下降沿检测模块，用于根据待校准信号的频率从延迟线上获得待校准信号的多个延时信号，并根据待校准信号和每个延时信号检测待校准信号的下降沿，得到下降沿状态检测信号；相位插值模块，用于根据待校准信号和所述下降沿状态检测信号，获得校准后的信号。本发明能够满足在满足不同频率信号的占空比校准精度的情况下，减小电路的功耗和占用面积。
- 一种基于SRD的新型皮秒级脉冲发生电路-201810382345.6
- 高雨茜;陈健毅;卡如穆迪任巴布;林可加 - 高雨茜
- 2018-04-25 - 2018-09-21 - H03K5/156
- 本发明公开了一种基于SRD的新型皮秒级脉冲发生电路，包括：信号源，其用于输出信号；脉冲发生电路，其用于形成脉冲；调节电容，其用于调节经脉冲发生电路发送的信号；其中，信号源发送信号经过脉冲电路接收和处理后，经调节电容后发出，完成了皮秒级高斯脉冲的形成，SRD在正向电压激励下储存电荷，在反向电压作用下释放电荷，当电荷消耗殆尽，会迅速截止形成陡峭的波形，这样就产生了持续时间很短的单脉冲波形。
- 用于处理由双向传感器供应的信号的方法和相应的装置-201380062533.6
- J.侯 - 法国大陆汽车公司;大陆汽车有限公司
- 2013-11-26 - 2018-05-29 - H03K5/156
- 一种用于处理由双向传感器提供的信号（CRK）的方法，其包括以下步骤：使用传感器提供的信号的所有方波产生第一信号（CRK_CNT）；使用对应于第一经过方向的方波产生第二信号（CRK_DIR）；将所述第一信号（CRK_CNT）连接到第一电子部件的输入；将所述第二信号(CRK_DIR)连接到第二部件；由第二部件检测接收到的信号的脉冲沿；当检测所述第一信号上的上升沿和/或下降沿时，根据所述第二信号（CRK_DIR）上是否或是否不存在脉冲沿来确定所述经过方向；在每次检测到脉冲沿时改变所述第一部件中的预定阈值（THMI）的值。用于执行以上方法的每个步骤的装置。
- 宽带占空比校正电路-201580030412.2
- S·斯里达尔;V·斯里尼瓦桑 - 高通股份有限公司
- 2015-05-15 - 2018-02-06 - H03K5/156
- 占空比校正电路(100)包括上升沿可变延迟电路(150)和下降沿可变延迟电路(105)。每个延迟电路的可变延迟取决于(150、105的共用输入处的)未校正时钟信号的未校正占空比被占空比校正电路(100)校正为具有期望占空比的经校正时钟信号(145输出)。
- 一种时钟占空比自动调节电路-201710964757.6
- 胡蓉彬;张磊;叶荣科;朱璨;张正平;王健安;蒋和全;胡刚毅 - 中电科技集团重庆声光电有限公司
- 2017-10-17 - 2018-01-19 - H03K5/156
- 本发明涉及一种时钟占空比自动调节电路，包括时钟驱动单元、时钟整形单元、积分器和线型电压转电流单元；时钟信号CLK1P和CLK1N经时钟驱动单元生成时钟信号CLK2N和CLK2P，时钟信号CLK2N和时钟信号CLK2P经时钟整形单元生成输出时钟信号CLK3P和CLK3N；其中时钟驱动单元和时钟整形单元构成了时钟信号前向处理电路；积分器作为时钟占空比检测单元，用于检测输出时钟信号CLK3P和CLK3N的占空比；线型电压转电流单元作为调节电路，用于调节输出时钟的占空比。本发明相比现有技术时钟占空比自动调节电路，不再采用鉴相器、电荷泵等常规组件，解决了现有技术时钟占空比自动调节电路工作频率低、时钟相位抖动大、占空比误差大的问题。
- 一种控制方法及电子设备-201310418823.1
- 安之平 - 联想（北京）有限公司
- 2013-09-13 - 2017-12-29 - H03K5/156
- 本发明公开了一种控制方法，所述方法包括所述判断模块检测所述逻辑模块的工作状态，当所述工作状态满足第一预设条件时，所述判断模块进入第一状态并生成第一控制信号，同时输出所述第一控制信号至控制模块，所述控制模块根据第一控制信号将逻辑模块切换为第一状态；当判断模块检测到第二预设条件时，所述判断模块进入第二状态并生成第二控制信号，同时输出所述第二控制信号至控制模块，所述控制模块根据第二控制信号将逻辑模块切换为第二状态。本发明同时还公开了一种电子设备。采用本发明的技术方案，实现了大范围的时钟状态的控制，降低了电路功耗，并且无需通过软件的配置，有效降低了成本。
- 一种超宽带脉冲产生电路-201720201349.0
- 肖建;王吉;石国伟;程景清;蔡志匡;郭宇锋 - 南京邮电大学
- 2017-03-03 - 2017-11-10 - H03K5/156
- 本实用新型主要是涉及一种超宽带脉冲产生电路，包括微分电路，负反馈网络，直流偏置模块、开关电路、放大电路、整形网络。所述微分电路与外部数字信号相连接；放大电路与开关电路相连接将脉冲信号的幅度放大；最后我们用整形网络的两级微分电路将放大的脉冲信号整形成一个纳秒级的超宽带脉冲信号。所述开关电路是利用三极管的开关特性产生一个开关控制的方波信号；所述放大电路是将产生的幅度较高方波信号的经过三极管和储能电感进行放大，使输出波形的幅度比较大；所述整形网络将幅度较大的脉冲信号经过两级微分电路整形成一个纳秒级的超宽带脉冲信号。根据上述方案产生一个不含直流分量的超宽带脉冲信号，很适合天线发射，降低了整个电路的复杂性。
- 输出恒定占空比信号的电路及时钟信号生成装置-201710096484.8
- 韩志强;沙伊德 - 上海顺久电子科技有限公司
- 2017-02-22 - 2017-07-28 - H03K5/156
- 本发明是关于一种输出恒定占空比信号的电路及时钟信号生成装置，该电路主要包括直流隔离单元，用于对输入时钟信号中的直流信号进行隔离，得到交流时钟信号；信号叠加单元，用于对所述交流时钟信号和来自偏置信号生成单元的直流偏置信号进行叠加，得到输出时钟信号；偏置信号生成单元，用于在所述输出时钟信号的占空比小于50％时生成直流电压高于上一周期的输出时钟信号对应的直流电压的直流偏置信号，以及在所述输出时钟信号的占空比大于50％时生成直流电压低于上一周期的输出时钟信号对应的直流电压的直流偏置信号。本发明提供的电路，利用负反馈实时跟踪输入信号的变化自动生成调整信号占空比的直流偏置信号,保证该电路的工作稳定性。
- 接收器电路、半导体集成电路和测试方法-201410076418.0
- 小野寺充 - 株式会社索思未来
- 2014-03-04 - 2017-06-27 - H03K5/156
- 本公开涉及接收器电路、半导体集成电路和测试方法。该接收器电路包括CDR电路、抖动生成器单元、测试模式生成器单元和比较器单元。抖动生成器单元生成具有第一特征（频率和幅度）的抖动。测试模式生成器单元生成添加了所述抖动的测试模式并将该测试模式提供给CDR电路。比较器单元比较从CDR电路输出的值与期望值并输出比较结果。
- 基于硅通孔技术的三维时钟偏差补偿的方法及装置-201710090642.9
- 赵振宇;袁强;冯超超;徐实;马卓;马驰远;余金山;乐大珩;何小威;王耀;刘海斌 - 中国人民解放军国防科学技术大学
- 2017-02-20 - 2017-06-23 - H03K5/156
- 本发明提供了一种能够快速优化和高精度微调时钟路径延迟的三维时钟偏差补偿的方法及装置，所述装置主要包括相位检测器和数控延时可调单元两部分。所述方法主要针对三维集成电路芯片中两条延迟不匹配的三维时钟路径进行时钟偏差补偿。本发明既能够解决不考虑时钟TSV容错的三维时钟路径偏差问题，又能解决考虑时钟TSV容错后的三维时钟路径延迟不匹配所带来的时钟偏差问题，即用来解决三维集成电路的时钟网络中由于时钟路径延迟不匹配造成的时钟偏差问题，有利于确保三维时钟网络的高可靠性并提高三维集成电路芯片的良品率。
- 一种超宽带脉冲产生电路-201710122968.5
- 肖建;王吉;石国伟;程景清;蔡志匡;郭宇锋 - 南京邮电大学
- 2017-03-03 - 2017-06-13 - H03K5/156
- 本发明主要是涉及一种超宽带脉冲产生电路，包括微分电路，负反馈网络，直流偏置模块、开关电路、放大电路、整形网络。所述微分电路与外部数字信号相连接；放大电路与开关电路相连接将脉冲信号的幅度放大；最后我们用整形网络的两级微分电路将放大的脉冲信号整形成一个纳秒级的超宽带脉冲信号。所述开关电路是利用三极管的开关特性产生一个开关控制的方波信号；所述放大电路是将产生的幅度较高方波信号的经过三极管和储能电感进行放大，使输出波形的幅度比较大；所述整形网络将幅度较大的脉冲信号经过两级微分电路整形成一个纳秒级的超宽带脉冲信号。根据上述方案产生一个不含直流分量的超宽带脉冲信号，很适合天线发射，降低了整个电路的复杂性。
- 分频时钟信号获取方法及装置-201611132496.3
- 冯坚 - 深圳市紫光同创电子有限公司
- 2016-12-09 - 2017-05-24 - H03K5/156
- 本发明提供的分频时钟信号获取方法及装置，先获取到易于获取的初始分频时钟信号，将初始时钟分频信号中高电平与低电平转化成第一储能元件与第二储能元件储存电能的大小以便比较，并根据比较结果反馈调整当前初始时钟分频信号的高电平与低电平的持续时间，从而达到调整初始时钟分频信号占空比的目的。在第一储能元件与第二储能元件储存电能相等之前，不断根据比较结果调整占空比以达到预设占空比。相对于使用锁相环的方案，本发明分频时钟信号获取装置的实现电路简单，且能够根据需求获取到各种占空比的奇数或小数时钟分频信号，满足IC芯片的控制需求。而且分频时钟信号获取装置部署所需要的区域也更小，能够减少对IC芯片部署区域的占用。
- 一种具有波形变换电路的移动终端-201611128619.6
- 刘凤琴 - 天津贤睿科技发展有限公司
- 2016-12-09 - 2017-04-12 - H03K5/156
- 本专利公开了一种具有波形变换电路的移动终端，包括方波信号输入端、正弦波信号输出端和多级此RC滤波电路，所述多级此RC滤波电路级联后连接在所述的方波信号输入端与正弦波信号输出端之间。本专利利用简单的电路结构实现了方波信号到正弦波信号的波形变换。将其应用于移动终端中，对于线性马达所需的正弦波驱动信号，则可以利用系统主处理器输出的方波信号变换获得，从而实现主处理器对线性马达的直接驱动控制。由于采用该电路设计方式可以不使用线性马达专用驱动芯片，从而降低了系统的硬件成本，简化了电路设计，并且能够获得理想的振动效果，有助于提高手机、掌上电脑等移动终端的整机品质。
- 一种物理因子输出控制方法和装置-201410196162.7
- 张志标 - 健力普（北京）医疗科技有限公司
- 2014-05-09 - 2017-03-15 - H03K5/156
- 本发明提供了一种物理因子输出控制方法和装置，将接收到的振荡参数以及预存的与该振荡参数对应的功率校准参数代入预设函数，计算治疗仪的各功率档位对应的PWM脉冲的占空比；将振荡高端功率作为振荡峰值，振荡低端功率作为振荡谷值，利用当前功率档位对应的PWM脉冲的占空比，按照预设振荡方式输出PWM脉冲信号，以使电源控制电路在设定的治疗时间内，控制输出设备按照PWM脉冲信号输出物理因子，因其功率在0到额定最大功率之间的任意区间不断变化，避免了因物理因子能量固定不变，使患者的生物组织产生耐受性，以及因物理因子能量过大对患者肌体组织造成伤害，满足了不同个体及不同阶段的病情对物理因子的能量要求，提高了治疗仪的辅助治疗的效果。
- 可以免于使用部分脉冲的转换器-201310405092.7
- 卡洛·穆知德;史考特·史密斯 - 南亚科技股份有限公司
- 2013-09-06 - 2017-03-01 - H03K5/156
- 本发明公开了一种可以免于使用部分脉冲的转换器，包含至少一转换级，用以依据指令信号来接收外部时钟信号或指令触发时钟信号以产生采样信号；以及指令触发时钟信号产生电路，用以依据所述指令信号来产生所述指令触发时钟信号。假如所述指令触发时钟信号可以在所述转换级产生所述采样信号的周期时段中具有部分脉冲，则所述转换级会使用所述外部时钟信号来产生所述采样信号但不会使用所述指令触发时钟信号来产生所述采样信号。所述转换器可免于使用所述部分脉冲来错误地采样所述指令信号。
- 一种相位精确可调双路时钟产生电路-201410502222.3
- 俞宙;李静;陈光柄;陈超;王健安;王育新;付东兵 - 中国电子科技集团公司第二十四研究所
- 2014-09-26 - 2016-10-19 - H03K5/156
- 本发明提供一种相位精确可调双路时钟产生电路，包括时钟产生电路、电压控制电路和压控延迟调节电路；所述时钟产生电路连接外部参考时钟输入信号，该信号经过时钟产生电路生成两路相位差基本为180°的差分时钟信号，并将两路差分时钟信号输至压控延迟调节电路；所述电压控制电路用于产生两路精确电压控制信号，并输至压控延迟调节电路；所述压控延迟调节电路用于接收两路差分时钟信号，并分别在对应一路所述精确电压控制信号的控制下，使一路差分时钟信号输入时和输出后的信号相位发生改变，最终将两路差分时钟信号精确调节至180°相位差。本发明可将一个时钟信号转换为两路相位差180°并且相位精确可调的差分时钟信号，消除了交错采样时间失配问题。
- 超宽带脉冲产生电路-201610069855.9
- 叶威;李宇;谭洪舟 - 广东顺德中山大学卡内基梅隆大学国际联合研究院;中山大学
- 2016-01-29 - 2016-07-13 - H03K5/156
- 本发明涉及一种超宽带脉冲产生电路，包括：微分电路、高速开关电路、脉冲产生电路和电压偏置电路；所述微分电路、高速开关电路和脉冲产生电路依次连接，所述电压偏置电路分别与高速开关电路和脉冲产生电路连接；所述微分电路接收外部输入的数字方波信号，并将所述数字方波信号转换为宽度为纳秒级的尖脉冲信号；所述高速开关电路在所述尖脉冲信号的驱动下由临界雪崩状态转为雪崩导通状态；所述脉冲产生电路在高速开关电路导通时产生负向脉冲，并在脉冲产生电路放电时产生正向脉冲，根据所述负向脉冲和正向脉冲产生超宽带脉冲信号。通过上述方案产生的脉冲信号不含直流分量，适合于天线的发射；无需外加脉冲整形电路，降低了电路的复杂度和成本。
- 专利分类
