“蔡叶芳”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果82个，建议您升级VIP下载更多相关专利

[发明专利]一种鞋子扳帮装置-CN202310457991.5在审
发明人：蒋寿明;蔡叶芳 -专利权人：福建省新星体育用品有限公司
申请日： 2023-04-25 - 公布日： 2023-09-15 - 主分类号： A43D25/047 文献下载
摘要：本申请公开了一种鞋子扳帮装置，涉及制鞋技术的领域，其包括机架和安装于机架的扫平扳帮机构，所述扫平扳帮机构位于所述夹持定位机构上方，所述扫平扳帮机构包括安装座板和两个扫平板，两个所述扫平板之间平行并排设置，每个所述扫平板与所述安装座板之间连接有至少两个连杆，所述扫平板与所述安装座板以及其中的两个所述连杆之间形成平行双曲柄机构，所述安装座板设有驱动组件，所述驱动组件用于带动所述连杆摆动，以使两个所述扫平板相互靠近或远离。本申请的鞋子扳帮装置进行结帮作业的过程中，不易出现鞋跟部位结帮不充分的情况，有利于提高鞋帮的结帮效率和结帮质量。
一种鞋子装置

[发明专利]一种面向对象的显示控制接口模型-CN201911147207.0有效
发明人：秦翔;马城城;蔡叶芳;刘晖;张琛;聂曌 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2019-11-21 - 公布日： 2023-06-30 - 主分类号： G06F3/14 文献下载
摘要：本发明属于计算机显示控制领域，具体涉及一种面向对象的显示控制接口模型；包括显示资源接口对象管理模块、显示资源对象管理模块、屏幕对象管理模块、窗口对象管理模块和光标对象管理模块；本发明通过对显示控制模块的标准化定义，明确了各模块的功能及模块间的链接关系和数据交互，提出了一种灵活配置的、完备的、标准化的显示控制接口定义方法，满足当前嵌入式设备显示系统的使用要求，适用于任意设备显示系统的接口配置。
一种面向对象显示控制接口模型

[发明专利]一种GPU产生Mipmap多重细节层纹理方法-CN201911125548.8有效
发明人：陈佳;蔡叶芳;赵彬;吴晓成;张少锋;任向隆 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2019-11-18 - 公布日： 2023-06-13 - 主分类号： G06T11/40 文献下载
摘要：本发明提供了一种GPU产生Mipmap多重细节层纹理方法，该方法包括如下步骤：1)获取Mipmap层参数：获取每一Mipmap层的宽度、高度和深度；2)计算每层各个方向的一维标志及相关信息；3)读取上层纹理tile数据；4)判断每个tile状态；5)根据tile状态及深度信息计算Mipmap；6)Mipmap转tile写入缓冲区；其中，tile表示4x4像素块，最左下角像素的x,y坐标均为4的整数倍。本发明解决了GPU产生Mipmap多重细节层纹理问题，包括提升了产生Mipmap时读写缓冲区的性能，统一了读写接口，支持多维Mipmap、多种内部纹理格式和多种边缘情况的处理。正确的实现了OpenGL要求必须支持的手动或者自动产生Mipmap纹理多重细节层功能。
一种 gpu 产生 mipmap 多重细节纹理方法

[发明专利]一种面向GPU硬件产生Mipmap多重细节层纹理算法的TLM微结构-CN201911125784.X有效
发明人：陈佳;蔡叶芳;赵彬;姜丽云;张少锋;吴晓成 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2019-11-18 - 公布日： 2023-06-13 - 主分类号： G06T1/20 文献下载
摘要：本发明涉及计算机硬件建模技术领域，尤其涉及一种面向GPU硬件产生Mipmap多重细节层纹理算法的TLM微结构设计。该面向GPU产生Mipmap多重细节层纹理算法的TLM微结构包括依次连接的获取参数模块1、计算每层信息模块2和计算单深度Mipmap模块3；计算单深度Mipmap模块3包括计算tile行Mipmap子模块31和收集tile行Mipmap子模块32；计算tile行Mipmap子模块31包括tile的Mipmap计算单元311。本发明实现了基于TLM模型的产生Mipmap多重细节层纹理算法的功能和实现结构，解决了面向GPU硬件产生Mipmap多重细节层纹理TLM微结构的算法功能验证的问题，有效的加快RTL设计开发。
一种面向 gpu 硬件产生 mipmap 多重细节纹理算法 tlm 微结构

[发明专利]一种基于SystemC的GPU命令处理器单元硬件TLM微结构-CN201911147475.2有效
发明人：张少锋;姜丽云;蔡叶芳;吴晓成;陈佳;楼晓强 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2019-11-21 - 公布日： 2023-06-13 - 主分类号： G06T1/20 文献下载
摘要：本发明涉及计算机硬件建模技术领域，尤其涉及一种基于SystemC的GPU命令处理器单元硬件TLM微结构设计。该基于SystemC的GPU命令处理器单元硬件TLM微结构包括：Graph Cmd Fifo Model、Read Graph Command Model、OpenGL Command Process Model和Command DMA Process Model。本发明实现了基于SystemC的GPU命令处理器单元硬件TLM微结构设计，解决了GPU命令处理器单元RTL仿真结果模型比对的问题，解决了基于GPU命令处理器单元功能验证的问题，并且加快了仿真的速度。
一种基于 systemc gpu 命令处理器单元硬件 tlm 微结构

[发明专利]一种多像素格式存储的Cache电路-CN201911147215.5有效
发明人：齐宇心;蔡叶芳;郑新建;许宏杰;刘航 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2019-11-21 - 公布日： 2023-06-13 - 主分类号： G06F12/0873 文献下载
摘要：本发明涉及计算机硬件技术领域，具体涉及一种支持多像素格式存储的Cache电路，包括格式选择模块、标签比对模块、MSHR存储模块、存储器模块和数据输出模块；本发明提供的支持多像素格式存储的Cache电路，能够完成多种像素格式的处理，节省了Cache存储空间，在保证性能的情况下，简化Cache的设计难度，达到了节约资源，简化设计的目的。
一种像素格式存储 cache 电路

[发明专利]一种基于DDR3存储控制器接口的多个主设备的仲裁电路-CN202011543007.X有效
发明人：田泽;成博伟;蔡叶芳 -专利权人：西安翔腾微电子科技有限公司
申请日： 2020-12-24 - 公布日： 2023-04-18 - 主分类号： G06F13/16 文献下载
摘要：本发明涉及一种基于DDR3存储控制器接口的多个主设备的仲裁电路。包括有n个端口的监测电路、页面信息缓存电路、页面命中仲裁电路、紧急轮询仲裁电路、非紧急轮询仲裁电路和仲裁选择和下发电路；页面信息缓存电路分别与监测电路和仲裁选择和下发电路连接；页面命中仲裁电路分别与监测电路和仲裁选择和下发电路连接；紧急轮询仲裁电路分别与监测电路和仲裁选择和下发电路连接；非紧急轮询仲裁电路分别与监测电路和仲裁选择和下发电路连接；n与主设备的个数相同。本发明提供了一种可改善优先级策略和控制器效率，达到兼顾命令需求和存储带宽的效果的基于DDR3存储控制器接口的多个主设备的仲裁电路。
一种基于 ddr3 存储控制器接口主设备仲裁电路

[发明专利]一种图形处理器几何引擎阶段选择反馈机制的实现方法-CN202211002007.8在审
发明人：田泽;伏文生;蔡叶芳;刘天江 -专利权人：西安翔腾微电子科技有限公司
申请日： 2022-08-20 - 公布日： 2022-11-25 - 主分类号： G06T11/20 文献下载
摘要：本发明提供了一种图形处理器几何引擎阶段选择反馈机制的实现方法。图形处理器包括顶点接收存储单元、GP参数配置单元、核心计算单元、顶点组装发送单元、选择反馈单元、任务调度单元(JSU)、图像处理单元(IPU)、图形功能管理单元(GFU)、PCIE以及AXI写DDR3单元；该选择反馈机制的实现方法包含：步骤1：判断接收图元命令；步骤2：参数配置；步骤3：计算三角形面积；步骤4：图元剔除。本发明提供了一种可以有效实现几何引擎阶段选择反馈机制，实现用户对屏幕上某一区域的选择和反馈渲染计算结果的功能的图形处理器几何引擎阶段选择反馈机制的实现方法。
一种图形处理器几何引擎阶段选择反馈机制实现方法

[发明专利]一种带失效保护的宽共模输入范围接收电路及方法-CN202011542786.1有效
发明人：李嘉;田泽;吕俊盛;刘颖;邵刚;蔡叶芳;王晋 -专利权人：西安翔腾微电子科技有限公司
申请日： 2020-12-24 - 公布日： 2022-03-18 - 主分类号： H04B1/16 文献下载
摘要：本发明涉及一种带失效保护的宽共模输入范围接收电路及方法。本发明包括上下拉网络、输入级、幅度调整单元和占空比调整单元，上下拉网络依次通过输入级、幅度调整单元与占空比调整单元连接，其中上下拉网络产生输入偏移电压，输入级进行输入信号接收，幅度调整单元完成信号幅度调整，占空比调整单元完成输入信号占空比校正。本发明带有输入开态和接地态失效保护功能和能够接收轨对轨共模范围信号的输入级电路和并对该类输入级电路的信号处理。
一种失效保护宽共模输入范围接收电路方法

[发明专利]3×256优先级调度电路-CN201711280969.9有效
发明人：李攀;霍卫涛;王玉欢;杨海波;蔡叶芳 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2017-12-06 - 公布日： 2021-10-15 - 主分类号： H04L12/863 文献下载
摘要：本发明提供一种3×256优先级调度电路，该电路结构包括：调度请求输入模块(1)、16个第一级调度模块(2‑1)、16个第一级调度模块(2‑2)、16个第一级调度模块(2‑3)、第二级调度模块(3‑1)、第二级调度模块(3‑2)、第二级调度模块(3‑3)、第三级调度模块(4)、消息ID队列控制模块(5)、调度控制模块(6)。本发明通过使用级联的三级调度模块，完成每条消息3级优先级处理，以及相同优先级的256条消息之间256级轮询级优先级处理，实现总共3x256级优先级调度，保证网络通信应用关键消息发送操作的实时性，实现电路简单，调度效率高。
256 优先级调度电路

[发明专利]FC链路弹性缓冲区电路-CN201611139615.8有效
发明人：李攀;杨海波;王玉欢;霍卫涛;蔡叶芳 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2016-12-12 - 公布日： 2021-07-16 - 主分类号： H04L12/879 文献下载
摘要：本发明提供一种FC链路弹性缓冲区电路，包括：写数据接口(1)、IDLE检测电路(2)、写指针控制电路(3)、格雷码转换电口(4)、IDLE标志存储器电路(5)、数据存储器电路(6)、读写指针比较电路(7)、当前数据是IDLE检测电路(8)、下一个数据是IDLE检测电路(9)、读指针加3电路(10)、读指针控制电路(11)、读数据接口(12)。本发明通过硬件电路自动检测FC链路接收数据缓冲区空、满状态，管理FC端口接收端数据的连续写入和弹性读出操作，校正接收缓冲区读、写时钟之间的时钟频率累积偏差，完成发送、接收端口数据传输速率精确匹配，防止接收缓冲区上溢和下溢引起的数据损坏，保证接收数据的完整性，实现FC链路数据高速、高可靠传输。
fc 弹性缓冲区电路

[发明专利]PCIe链路弹性缓冲区电路-CN201611142321.0有效
发明人：李攀;杨海波;王玉欢;霍卫涛;蔡叶芳 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2016-12-12 - 公布日： 2021-05-07 - 主分类号： G06F13/42 文献下载
摘要：本发明提供一种PCIe链路弹性缓冲区电路，包括：写数据和数据标志产生模块(1)、写指针控制模块(2)、写深度计算模块(3)、弹性缓冲区存储器(4)、读数据和数据标志产生模块(5)、读指针控制模块(6)、读深度计算模块(7)、8B/10B解码模块(8)、接收状态产生模块(9)。本发明通过电路自动检测PCIe链路接收数据缓冲区空、满状态，添加和删除SKIP有序集，管理PCIe端口接收端每个接收通道数据的弹性写入和弹性读出操作，校正链路数据接收缓冲区写时钟和读时钟之间的频率累积偏差，完成发送和接收端口数据传输速率的精确匹配，防止接收缓冲区上溢和下溢引起的数据损坏和丢失，保证了接收数据的完整性，实现PCIe链路数据的高速、高可靠传输。
pcie 弹性缓冲区电路

[发明专利]一种高速输出的HCSL电平驱动电路-CN202011393374.6在审
发明人：吕俊盛;田泽;刘颖;邵刚;蔡叶芳;李嘉 -专利权人：西安翔腾微电子科技有限公司
申请日： 2020-12-05 - 公布日： 2021-04-30 - 主分类号： H03K19/0175 文献下载
摘要：本发明涉及一种高速输出的HCSL电平驱动电路。本发明包括PMOS开关管M1和PMOS开关管M2，PMOS开关管M1的源极连接电流源I1，PMOS开关管M2的源极连接电流源I2，PMOS开关管M1的漏极通过负载电阻RL1接地，PMOS开关管M2的漏极通过负载电阻RL2接地，PMOS开关管M1的源极和PMOS开关管M2的源极之间串联有电阻Rs和电容Cs，电阻Rs与电容Cs并联。本发明具有增大电路工作频率，同时提高信号的阻抗匹配效果。
一种高速输出 hcsl 电平驱动电路

[发明专利]一种带符号位温度计编码的低功耗电流舵DAC电路的设计方法-CN202011542811.6在审
发明人：张毅;刘敏侠;田泽;邵刚;蔡叶芳;刘若曦;刘颖 -专利权人：西安翔腾微电子科技有限公司
申请日： 2020-12-24 - 公布日： 2021-04-20 - 主分类号： H03M1/66 文献下载
摘要：本发明涉及一种带符号位温度计编码的低功耗电流舵DAC电路的设计方法。本发明该方法包括以下步骤：1)将高3位数据位D5，D6,D7用温度计译码，其它低5位数据位D0‑D4采用二进制码；2)将D7设为符号位Q7，通过数据位D0‑D6和符号位Q7开关控制电流源0‑11。本发明改善了高分辨率DAC码元权重相差较大造成的失码现象和温度码带来的复杂的译码方式，并且符号位能够实现给传感器DAC激励电流的增减，并且可以通过外部数字信号精确控制激励的大小。
一种符号温度计编码功耗电流 dac 电路设计方法

[发明专利]一种带同步使能和输出电平置位的CMOS驱动电路及驱动方法-CN202011542574.3在审
发明人：李嘉;田泽;吕俊盛;刘颖;邵刚;蔡叶芳;王晋 -专利权人：西安翔腾微电子科技有限公司
申请日： 2020-12-24 - 公布日： 2021-04-13 - 主分类号： H03K19/0948 文献下载
摘要：本发明涉及一种带同步使能和输出电平置位的CMOS驱动电路及驱动方法。本发明包括电平转换电路、占空比校正电路、同步逻辑电路、栅压控制器和输出驱动电路，电平转换电路依次通过占空比校正电路、同步逻辑电路和栅压控制器接入输出驱动电路，其中电平转换电路完成差分CML信号向CMOS信号的电平转换；占空比校正电路完成CMOS信号占空比校正；同步逻辑电路完成OE控制信号的同步，并将该信号与时钟信号进行逻辑运算完成时钟信号同步；栅压控制器在OE为低时屏蔽时钟信号，产生输出高阻态所需的控制信号，OE为高时释放时钟信号，驱动输出驱动电路；输出驱动电路完成最终CMOS输出电平驱动功能。本发明可以有效降低系统复杂度、减少芯片端口。
一种同步输出电平 cmos 驱动电路方法

1
2
3
4
5
6
下一页»
尾页
共 82 条