专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果207个,建议您升级VIP下载更多相关专利
  • [发明专利]高线性度与共模抑制的转导放大器-CN202310077989.5在审
  • 林嘉亮 - 瑞昱半导体股份有限公司
  • 2023-02-01 - 2023-10-17 - H03F3/45
  • 本申请涉及高线性度与共模抑制的转导放大器。转导放大器包含:一第一MOS晶体管,用来依据一第三节点的一第三电压,于一第一节点接收一第一电压,以及输出一第一电流至一第五节点;一第二MOS晶体管,用来依据一第四节点的一第四电压,于一第二节点接收一第二电压,以及输出一第二电流至一第六节点;一第三MOS晶体管,用来依据该第五节点的一第五电压,输出一第三电流至该第三节点;一第四MOS晶体管,用来依据该第六节点的一第六电压,输出一第四电流至该第四节点;以及一源极退化网络,设置于该第三节点与该第四节点之间。
  • 线性与共抑制转导放大器
  • [发明专利]大输出摆幅的动态放大器-CN202211078404.3在审
  • 林嘉亮 - 瑞昱半导体股份有限公司
  • 2022-09-05 - 2023-05-19 - H03F1/32
  • 本申请涉及大输出摆幅的动态放大器。动态放大器包含一共源放大器,其用以接收一栅极节点的一栅极电压,并输出一漏极电流至一漏极节点;一电流镜,其用以将漏极电流镜射为一输出节点的一输出电流;一源极电容,连接源极节点;一负载电容,连接输出节点;一第一开关,其用以有条件地连接栅极节点至一输入电压;一第二开关,其用以有条件地连接栅极节点至一栅极重置电压;一第三开关,其用以有条件地连接源极节点至一源极重置电压;一第四开关,用以有条件地连接漏极节点至一漏极重置电压;及一第五开关,其用以有条件地连接输出节点至一输出重置电压。
  • 输出动态放大器
  • [发明专利]具有温度补偿机制的电压控制振荡器-CN202210207804.3在审
  • 吴宜璋;林嘉亮 - 瑞昱半导体股份有限公司
  • 2022-03-04 - 2023-05-12 - H03B5/04
  • 一种电压控制振荡器,包含:谐振电路以及再生网络。谐振电路包含并联于第一节点以及第二节点间的电感、固定电容、可变电容、第一温度补偿电容以及第二温度补偿电容,并配置以建立位于第一节点的第一振荡电压以及位于第二节点的第二振荡电压的振荡行为。再生网络设置于第一节点以及第二节点间,以提供能量维持振荡行为,其中可变电容由控制电压控制,第一温度补偿电容由具有正温度系数的第一温度追踪电压控制,第二温度补偿电容由具有负温度系数的第二温度追踪电压控制。
  • 具有温度补偿机制电压控制振荡器
  • [发明专利]高速正交时钟产生装置及方法-CN201910441189.0有效
  • 林嘉亮 - 瑞昱半导体股份有限公司
  • 2019-05-24 - 2023-05-02 - H03K5/15
  • 一种正交时钟产生装置及方法,所述正交时钟产生装置配置以接收两相输入时钟并输出四相输出时钟,包含:第一及第二数据锁存器,配置为具有根据通过四相准位移置时钟的连接的负反馈的环状拓扑,第一数据锁存器配置以接收准位移置时钟的第四及第二相位,并根据输入时钟的第一相位输出输出时钟的第一及第三相位以及准位移置时钟的第一及第三相位,第二数据锁存器配置以接收准位移置时钟的第一及第三相位,并根据输入时钟的第二相位输出输出时钟的第二及第四相位以及准位移置时钟的第二及第四相位。
  • 高速正交时钟产生装置方法
  • [发明专利]二倍频装置及方法-CN201910646143.2有效
  • 李安明;林嘉亮;涂祐豪;陈育祥 - 瑞昱半导体股份有限公司
  • 2019-07-17 - 2023-05-02 - H03L7/16
  • 一种二倍频装置及方法,所述二倍频装置包含:二倍频产生电路及工作周期调整电路。二倍频产生电路包含:多工器、可变延迟电路及除二电路。多工器根据选择信号选择互为反相的第一及第二时钟信号其中之一输出,以产生二倍频时钟信号。可变延迟电路将二倍频时钟信号延迟预设时间。除二电路对二倍频时钟信号进行除频产生选择信号。工作周期调整电路包含:平均电压产生电路及比较电路。平均电压产生电路产生二倍频时钟信号的平均电压值。比较电路根据平均电压值以及参考电压的比较结果产生控制信号,以控制延迟时间,进一步控制二倍频时钟信号的工作周期。
  • 倍频装置方法
  • [发明专利]布局紧凑的集成低噪声放大器-CN202210128292.1在审
  • 梁宝文;陆永辉;林嘉亮 - 瑞昱半导体股份有限公司
  • 2022-02-11 - 2023-04-18 - H03F3/16
  • 一种低噪声放大器,包含:一匹配网络,用来于一输入节点、一匹配节点与一源极节点之间提供三路耦合;一栅极电容,用来于该匹配节点与一栅极节点之间提供交流耦合;一迭接放大器,用来依据于该源极节点的源极衰减,于该栅极节点接收一栅极电压以及于一输出节点输出一输出电压;以及一负载网络,耦接该输出节点。该匹配网络包含一旁接电感、一串接电感与一源极衰减电感,该旁接电感与该串接电感于一布局里重叠以具有强烈的互耦,该源极衰减电感是布局于该旁接电感旁以具有强烈的互耦。
  • 布局紧凑集成低噪声放大器
  • [发明专利]射频集成电路以及整合出射频集成电路的方法-CN202110790163.4有效
  • 梁宝文;林嘉亮 - 瑞昱半导体股份有限公司
  • 2021-07-13 - 2023-04-14 - H04B1/40
  • 一种射频集成电路以及用以整合出一射频集成电路的方法。发射器、接收器、第一接垫、第二接垫以及第一电感器整合于晶粒上。发射器受第一逻辑信号控制,且用以接收待发射信号并于第一内部节点输出第一电压。接收器受第一逻辑信号以及第二逻辑信号控制,且用以接收来自第二内部节点的第二电压并输出接收信号。第一接垫连接第一内部节点,第二接垫连接第二内部节点。第一电感器横跨第一内部节点及第二内部节点设置。第一连结线用以将第一接垫连结至封装中的第一接脚。第二连结线用以将第二接垫连结至封装中的第二接脚。第三连结线用以将第一接垫连结至封装中的第二接脚。
  • 射频集成电路以及整合方法
  • [发明专利]能够改善时钟准确性的电路-CN201910652365.5有效
  • 林嘉亮 - 瑞昱半导体股份有限公司
  • 2019-07-19 - 2023-04-07 - H03L7/093
  • 本申请涉及一种能够改善时钟准确性的电路,包含:一第一加总网络,用来接收一第一正交时钟的一第一相位以及一第二相位,并输出一第二正交时钟的一第一相位;一第二加总网络,用来接收该第一正交时钟的该第二相位以及一第三相位,并输出该第二正交时钟的一第二相位;一第三加总网络,用来接收该第一正交时钟的该第三相位以及一第四相位,并输出该第二正交时钟的一第三相位;以及一第四加总网络,用来接收该第一正交时钟的该第四相位以及该第一相位,并输出该第二正交时钟的一第四相位。
  • 能够改善时钟准确性电路

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top