[实用新型]芯片封装结构有效
| 申请号： | 201921141240.8 | 申请日： | 2019-07-19 |
| 公开（公告）号： | CN209947823U | 公开（公告）日： | 2020-01-14 |
| 发明（设计）人： | 程伟;王政;左成杰;何军 | 申请（专利权）人： | 安徽安努奇科技有限公司 |
| 主分类号： | H01L23/31 | 分类号： | H01L23/31;H01L23/498 |
| 代理公司： | 11332 北京品源专利代理有限公司 | 代理人： | 孟金喆 |
| 地址： | 230088 安徽省合肥市高新区创*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型实施例公开了一种芯片封装结构，包括：第一基板，第一基板的第一表面设置有若干个第一焊盘，第二表面设置有若干个第二焊盘，第一基板内部形成有第一金属线路层，第一金属线路层分别与第一焊盘和第二焊盘电连接；形成在第一基板第二表面上的至少一个第一功能芯片，第一功能芯片与第二焊盘电连接；形成在至少一个第一功能芯片上的第一塑封层，第一塑封层内形成有至少一个导电通孔，与第二焊盘电连接；形成在导电通孔上的第三焊盘。与传统的封装方式相比，本实用新型实施例提供的技术方案，在该芯片封装结构的上表面及下表面都提供与外部元件连接的引脚，将传统的2D封装方式扩展为3D堆叠的封装方式，减小芯片面积，提高了空间利用率。 | ||
| 搜索关键词： | 焊盘 第一基板 封装方式 功能芯片 电连接 芯片封装结构 本实用新型 金属线路层 导电通孔 第二表面 传统的 塑封层 空间利用率 第一表面 外部元件 上表面 下表面 堆叠 减小 引脚 芯片 | ||
【主权项】：
1.一种芯片封装结构，其特征在于，包括：/n第一基板，所述第一基板的第一表面设置有若干个第一焊盘，所述第一基板与所述第一表面相对的第二表面设置有若干个第二焊盘，所述第一基板内部形成有第一金属线路层，所述第一金属线路层分别与所述第一焊盘和所述第二焊盘电连接；/n形成在所述第一基板第二表面上的至少一个第一功能芯片，所述第一功能芯片与所述第二焊盘电连接；/n形成在所述至少一个第一功能芯片上的第一塑封层，包括第一芯片区和第一非芯片区，所述第一芯片区覆盖所述第一功能芯片，所述第一非芯片区内形成有至少一个导电通孔，与所述第二焊盘电连接；/n形成在所述导电通孔上的第三焊盘，与所述导电通孔电连接。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于安徽安努奇科技有限公司，未经安徽安努奇科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201921141240.8/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置
- 下一篇：一种基于门禁室内机的智能家居控制装置
