[发明专利]一种沟槽分离栅MOS器件的制造方法在审
| 申请号： | 201910150219.2 | 申请日： | 2019-02-28 |
| 公开（公告）号： | CN109872950A | 公开（公告）日： | 2019-06-11 |
| 发明（设计）人： | 赵大国 | 申请（专利权）人： | 北京燕东微电子科技有限公司;四川广义微电子股份有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L29/423 |
| 代理公司： | 北京正理专利代理有限公司 11257 | 代理人： | 张雪梅 |
| 地址： | 100176 北京市大兴*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种沟槽分离栅MOS器件的制造方法，包括：在第一导电类型的衬底上形成第一导电类型的外延层；形成沟槽，沟槽自外延层的远离衬底的表面延伸进入外延层；形成氧化层，覆盖沟槽的侧壁和底部；形成分栅多晶硅层，部分填充沟槽；在分栅多晶硅层上形成介质牺牲层；去除沟槽侧壁上的部分氧化层，以使得沟槽中的未被去除的氧化层的表面在分栅多晶硅层上方；以及在沟槽中形成多晶硅栅。 | ||
| 搜索关键词： | 多晶硅层 外延层 氧化层 分栅 第一导电类型 分离栅 衬底 去除 表面延伸 多晶硅栅 沟槽侧壁 牺牲层 侧壁 填充 制造 覆盖 | ||
【主权项】：
1.一种沟槽分离栅MOS器件的制造方法，其特征在于，包括：在第一导电类型的衬底上形成第一导电类型的外延层；形成沟槽，所述沟槽自所述外延层的远离所述衬底的表面延伸进入所述外延层；形成氧化层，覆盖所述沟槽的侧壁和底部；形成分栅多晶硅层，部分填充所述沟槽；在所述分栅多晶硅层上形成介质牺牲层；去除所述沟槽侧壁上的部分氧化层，以使得沟槽中的未被去除的氧化层的表面在所述分栅多晶硅层上方；以及在所述沟槽中形成多晶硅栅。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京燕东微电子科技有限公司;四川广义微电子股份有限公司，未经北京燕东微电子科技有限公司;四川广义微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910150219.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
