[发明专利]多晶硅-绝缘体-多晶硅电容结构无效
| 申请号： | 200810204970.8 | 申请日： | 2008-12-30 |
| 公开（公告）号： | CN101465384A | 公开（公告）日： | 2009-06-24 |
| 发明（设计）人： | 顾靖 | 申请（专利权）人： | 上海宏力半导体制造有限公司 |
| 主分类号： | H01L29/92 | 分类号： | H01L29/92;H01L27/04;H01L27/115 |
| 代理公司： | 上海思微知识产权代理事务所 | 代理人： | 郑 玮 |
| 地址： | 201203上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出一种多晶硅—绝缘体—多晶硅电容结构，其包括：多晶硅基底以及其上依次设置的第一多晶硅层，绝缘层以及第二多晶硅层，其中所述第一多晶硅层作为电容的一端，所述第二多晶硅层和所述多晶硅基底作为电容的另一端。进一步的，该电容结构设置于有源区构成电容并联，利用有源区和第一多晶硅层构成的电容与第一多晶硅层和第二多晶硅层构成的电容并联，增加了电容值。本发明提出的多晶硅—绝缘体—多晶硅电容结构，具有更大的电容值，同时可以有效节省版图面积。 | ||
| 搜索关键词： | 多晶 绝缘体 电容 结构 | ||
【主权项】：
1. 一种多晶硅—绝缘体—多晶硅电容结构，其特征在于包括：多晶硅基底以及其上依次设置的第一多晶硅层，绝缘层以及第二多晶硅层，其中所述第一多晶硅层作为电容的一端，所述第二多晶硅层和所述多晶硅基底作为电容的另一端。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司，未经上海宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810204970.8/，转载请声明来源钻瓜专利网。
- 上一篇：彩色透明光电幕墙玻璃
- 下一篇：硅片背面单片刻蚀设备
- 同类专利
- 电容器带体连接结构及制作方法-201510982849.8
- V·S·巴斯克尔;K·程;B·R·奇普里安伊;R·迪瓦卡鲁尼;B·J·格林;A·克哈基菲奥兹;B·Y·金;W·L·尼科尔 - 格罗方德半导体公司
- 2015-12-24 - 2019-09-06 - H01L29/92
- 本发明涉及电容器带体连接结构及制作方法，揭示用于深沟槽电容器连接的结构及方法。此结构包括电容器导体的缩小直径顶端部分。这使得介于邻接深沟槽电容器之间的有效间隔增大。接着沉积硅化物或附加多晶硅以完成介于该深沟槽电容器与邻接晶体管之间的连接。
- 电容器结构及其制造方法-201510322889.X
- 车行远;薛杏岚 - 力晶科技股份有限公司
- 2015-06-12 - 2019-04-16 - H01L29/92
- 本发明公开一种电容器结构及其制造方法，该电容器结构包括：基底、介电层、第一导体层以及杯状电容器。介电层位于基底上。第一导体层位于介电层中。杯状电容器贯穿第一导体层且位于介电层中。杯状电容器包括下电极、电容介电层以及上电极。下电极的两侧壁与第一导体层电连接。电容介电层覆盖下电极的表面。上电极覆盖电容介电层的表面。电容介电层配置在上电极与下电极之间。下电极的顶面低于上电极的顶面。本发明另提供一种电容器结构的制造方法。
- 电容阵列-201610471343.5
- 廖望;高炜祺;雷郎成;刘虹宏;赵思源;苏晨;刘文喆 - 中国电子科技集团公司第二十四研究所
- 2016-06-23 - 2019-01-29 - H01L29/92
- 本发明提供一种电容阵列，包括多个并联的电容结构，该电容结构包括上极板和下极板，其中上极板包括主上极板和次上极板，主上极板与公共端连接，次上极板接地，且主上极板与下极板构成主电容，次上极板与下极板构成次电容，针对每个电容结构，其主上极板与次上极板的面积之和均等于单位电容的上极板面积，或者其主电容与次电容的电容值之和均等于单位电容值。本发明通过在SAR ADC的电容阵列中采用上述电容结构，可以解决SAR ADC在使用多个电容值大小不同的电容结构时存在的电容失配问题。
- 一种金属-绝缘体-金属电容结构-201410114832.6
- 张贺丰 - 中芯国际集成电路制造（上海）有限公司
- 2014-03-25 - 2018-12-21 - H01L29/92
- 本发明涉及一种金属‑绝缘体‑金属电容结构，包括上极板、下极板以及位于所述上极板和所述下极板之间的电介质，其中所述上极板和所述下极板为具有多个间隔设置部分的非平面板状结构。其中所述电容结构选用金属层‑绝缘层‑金属层的结构，在所述结构中所述上极板和所述下极板不再选用大面积的板状结构，而是由多个部分相互连接而成，从而避免了在所述电容上方形成介电层时形成山脊状突起（hill‑shape）的问题，而且所述多个部分之间相互间隔设置，在所述电容结构的上方形成层间介电层时不会形成凸起，在形成通孔或者其他图案时不会引起缺陷，可以提高器件的良率。
- 电容及其制造方法-201810696241.2
- 孔蔚然;钱文生 - 上海华虹宏力半导体制造有限公司
- 2018-06-29 - 2018-11-23 - H01L29/92
- 本发明公开了一种电容，包括：第一导电类型的半导体衬底；沟槽，形成于半导体衬底中；半导体柱，由填充于沟槽中的第二导电类型的半导体材料组成；半导体柱在所述沟槽的侧面处和所述半导体衬底相接触并沿所述沟槽的侧面形成纵向PN结，纵向PN结作为电容的组成部分，纵向PN结作为电容的电容密度调节结构且是利用纵向PN结所具有的横向尺寸无关的特性来调节电容的电容密度。本发明还公开了一种电容的制造方法。本发明能提高电容密度，为集成电路提供高密度电容。
- 一种三维立体高密度薄膜积层电容及其制备方法-201510604366.4
- 丰立贤;薛松生;沈卫锋 - 江苏多维科技有限公司
- 2015-09-21 - 2018-10-16 - H01L29/92
- 本发明公开了一种三维立体高密度薄膜积层电容，包括一基片、绝缘薄膜、多层电容功能层薄膜、绝缘层、绝缘钝化层、金属连接层、电极板；多层电容功能层薄膜上覆盖有一绝缘钝化层，电极板分别与电容器各导电板薄膜相连接。本发明还公开了上述电容的制备方法，通过对基片进行刻蚀，沉积绝缘层、电容功能层绝缘钝化层等步骤制备三维立体高密度薄膜积层电容。本发明的工艺简单，不需多次光刻即可形成多层电容薄膜器件；对薄膜层数无限制，理想状况下，只要电容器尺寸足够大，电容功能层薄膜层数可为任意有限数，而成本不显著增加；可调节各薄膜使其多在纵向空间分布，可极大缩小电容器尺寸；器件由半导体薄膜工艺制作，环境耐受性、可靠性高。
- 一种GaN基异质结变容管装置及其外延结构-201810142683.2
- 曾建平;安宁;李倩;谭为 - 中国工程物理研究院电子工程研究所
- 2018-02-11 - 2018-08-03 - H01L29/92
- 本发明提供了GaN基异质结变容管装置及其外延结构，旨在解决现有的倍频器件以金属和半导体形成的肖特基接触为基础，导致功率特性较差的问题。GaN基异质结变容管装置，包括由GaN基材料制作的衬底、高阻缓冲层、第一层重掺杂导电层、第一层低掺杂层、宽禁带的势垒层、第二层低掺杂层和第二层重掺杂导电层；第一层低掺杂层、宽禁带的势垒层和第二层低掺杂层形成异质结势垒结构。外延结构包括金属阳极、金属阴极和上述GaN基异质结变容管装置；金属阳极和金属阴极之间存在凹槽，凹槽的底部为第一层重掺杂导电层。本发明功率特性较好，不会限制倍频源的输出功率特性，可以实现大功率应用，可以用于大功率输入奇次倍频电路。
- 一种新型贴片式忆容器及其制备方法-201610222065.X
- 颜志波;刘俊明 - 南京大学
- 2016-04-11 - 2018-07-13 - H01L29/92
- 本发明公开了一种新型贴片式忆容器，包括自下至上依次设置的硅衬底、第一金属薄膜、第一氧化物薄膜、第二氧化物薄膜和第二金属薄膜，其中，所述第一金属包括Au、Cu、Pt、Ag、Co中的一种，所述第一氧化物包括TiO2、HfO2、TaO2、SrTi1‑xNbxO3中的一种，0
- 自对准形成孔槽、电容的方法及孔槽、电容-201410360940.1
- 赵利川;李昱东;闫江 - 中国科学院微电子研究所
- 2014-07-25 - 2018-04-06 - H01L29/92
- 本发明提供了一种自对准形成孔槽的方法，包括步骤提供待刻蚀层；刻蚀待刻蚀层，以形成第一孔槽；进行叠层的淀积，所述叠层至少包括三层材料层，且至少有一层材料层至少相对于其相邻的一材料层具有刻蚀选择性；进行平坦化，直至第一孔槽两侧的待刻蚀层之上的叠层被移除；根据刻蚀选择性，在第一孔槽的深度方向上去除至少一材料层，以形成第二孔槽。本发明可以灵活调节孔槽的尺寸，易于刻蚀、质量高且成本低。
- 金属‑氧化物‑金属电容器-201210587585.2
- 张炯;金之杰;伊藤明 - 安华高科技通用IP(新加坡)公司
- 2012-12-28 - 2018-03-27 - H01L29/92
- 本发明涉及金属‑氧化物‑金属电容器。半导体结构可实现金属‑氧化物‑金属电容器。当设计规则从一层至下一层改变时，结构可改变电容器的交叉板的方向。例如，当金属化宽度或间隔设计规则从层M3变化至层M4时，相比于M4，该结构可以使得电容器迹线在M3上在不同的方向（例如，垂直于彼此）上延伸。在遵循相同设计规则的层中，例如，层M1、M2以及M3，该结构可以使得电容器迹线在层M1、M2以及M3中在相同的方向上延伸。以这种方式，电容器迹线很大程度地重叠而不会在具有相同设计规则的层上未对准，并且该结构避免了当设计规则变化时电容器迹线的未对准。
- 变容器-201310516070.8
- 李思翰;曾珮玲;林哲辉;林志昇 - 财团法人工业技术研究院
- 2013-10-28 - 2018-03-09 - H01L29/92
- 本发明揭露一种变容器。一基底具有第一表面与第二表面以及位于上述基底的第一开口以及第二开口。一导电材料填充于上述第一与第二开口，以分别形成一第一晶圆穿孔以及一第二晶圆穿孔。一第一电容耦接于上述第一晶圆穿孔以及一第一端点之间。一第二电容耦接于上述第二晶圆穿孔以及一第二端点之间。上述第一晶圆穿孔以及上述第二晶圆穿孔之间的一空乏区电容的电容值是由施加于上述第一以及第二晶圆穿孔的一偏压电压所决定。
- 高崩溃电压金属‑绝缘体‑金属电容器-201410187531.6
- 花长煌;劭耀亭;许政庆;朱文慧 - 稳懋半导体股份有限公司
- 2014-05-06 - 2017-12-05 - H01L29/92
- 本发明提供一种高崩溃电压金属‑绝缘体‑金属电容器，应用于复合半导体集成电路，包括一基板、一隔离层、一第一金属层、一介电材料层、一粘合层以及一第二金属层；其中介电材料层是由复数层二氧化铪（HfO2）层与复数层二氧化硅（SiO2）层交替堆叠而成，复数层二氧化铪层的每一层的厚度大于30Å且小于100Å，借此使得复数层二氧化铪层的每一层的二氧化铪的漏电流降低以及崩溃电压提高且同时保有高电容密度；且由复数层二氧化铪层与复数层二氧化硅层交替堆叠而成的介电材料层的厚度大于500Å，借此使得电容器的崩溃电压提高至50V以上。
- 具有金红石结晶相二氧化钛介电膜的半导体器件-201310057648.8
- 谢君毅;丹尼尔·丹哲那宾克 - 南亚科技股份有限公司
- 2013-02-22 - 2017-07-28 - H01L29/92
- 本发明公开了一种电容结构，包含有一第一电极，设于一基材上；一二氧化钛介电层，直接形成在所述第一电极上，其中所述二氧化钛介电层仅单纯具有金红石结晶相；以及一第二电极，位于所述二氧化钛介电层上。根据本发明实施例，在所述第一电极与所述二氧化钛介电层之间不需要模版层、晶种层或预处理层。此外，也不需要对所述二氧化钛介电层进行任何的掺质掺杂处理。
- 半导体装置-201380014865.7
- 栉田知义;榊裕之;大森雅登 - 丰田自动车株式会社;学校法人丰田学园
- 2013-03-14 - 2017-03-08 - H01L29/92
- 一种半导体装置(10)，包括层叠结构(100)，所述层叠结构(100)包括具有第一接合部(151、153)和第二接合部(152、154)的双接合结构，在第一接合部(151、153)处宽带隙层(102、104)和窄带隙层(101、103、105)彼此层叠，在第二接合部(152、154)处窄带隙层(101、103、105)和宽带隙层(102、104)彼此层叠；以及接合至层叠结构中的每一层的电极半导体层(110、120)。每个双接合结构均包括由具有负固定电荷的第一区(131、133)和具有正固定电荷的第二区(132、134)构成的对。第一区较靠近第一接合部而较不靠近宽带隙层的中心。第二区较靠近第二接合部而较不靠近宽带隙层的中心。在每个接合部处均形成2DEG或2DHG。半导体装置用作电能存储设备例如电容器。
- 一种基于电容结构的HEMT栅泄漏电流分离结构与方法-201310627799.2
- 郑雪峰;范爽;郝跃;王冲;孙伟伟 - 西安电子科技大学
- 2013-11-27 - 2017-01-11 - H01L29/92
- 本发明公开了一种基于电容结构的HEMT栅泄漏电流分离结构与方法，结构包括具有不同面积的两个环形肖特基栅电容；每个电容为两端结构，包含一个栅电极和一个欧姆电极；第一个电容的栅电极半径为R1；第二个电容的肖特基栅为环形，栅的外环半径为R1，内环半径为0.707R1；两个肖特基电容的栅极‑欧姆电极之间的距离相同，均为（R2‑R1）。方法：使用常规的半导体参数测试设备进行测量，通过分别对两个电容进行一次电学测试，就可以实现HEMT器件栅泄漏电流中体泄漏电流与表面泄漏电流的定量分离。本发明具有结构和方法简单、结果可靠的特点，能广泛应用于HEMT器件的材料生长与器件工艺优化及后续的可靠性评估等工作中。
- 多晶硅电容及制造方法-201510257420.2
- 贺冠中 - 北大方正集团有限公司;深圳方正微电子有限公司
- 2015-05-19 - 2017-01-04 - H01L29/92
- 本发明涉及一种多晶硅电容及制造方法，其中方法包括：在不掺杂的多晶硅层的底层注入导电杂质，形成多晶硅电容的低阻值的下极板，在不掺杂的多晶硅层的中层注入绝缘杂质，形成多晶硅电容的绝缘介质层，在不掺杂的多晶硅层的上层注入所述导电杂质，形成多晶硅电容的低阻值的上极板，形成多晶硅电容，只需要生成一层多晶硅层，从而缩短了制造时间，降低了制造成本，减少了多晶硅电容的厚度。
- 金属氧化物金属电容器结构-201280030072.X
- S·苏塔德雅 - 马维尔国际贸易有限公司
- 2012-05-08 - 2016-10-19 - H01L29/92
- 一种金属氧化物金属(MOM)电容器包括以集成电路的多个金属层和多个过孔层限定的外导电结构，包括第一相对侧壁、第二相对侧壁、具有第一开口和第二开口的腔，以及在第一相对侧壁中的开口。以集成电路的多个金属层和多个过孔层限定内导电结构。内导电结构被布置在外导电结构的腔中并且包括主体部，以及从主体部通过第一相对侧壁中的开口延伸的导电延伸部。氧化物被布置在外导电结构和内导电结构之间。
- 电容数值更大的深沟槽硅电容的制作方法-201610571751.8
- 吕耀安 - 无锡宏纳科技有限公司
- 2016-07-20 - 2016-09-21 - H01L29/92
- 本发明公开了一种电容数值更大的深沟槽硅电容的制作方法，包括以下步骤：在硅衬底上表面生长一层第一硅氧化物；在第一硅氧化物上表面覆盖一层光刻胶；之后进行光刻过程，在光刻胶上刻蚀出电容沟槽的开口；使用湿法刻蚀的方法进行刻蚀过程，生成电容沟槽；对沟槽进行重掺杂过程，形成重掺杂硅；在重掺杂硅上生长第二硅氧化物；在第二硅氧化物之上、电容沟槽中，生长多晶硅。在相同的沟槽深度下，本发明所述的方法制作出来的电容结构，电容面积大于现有技术，由基本的电路的原理中的电容定义可知，本发明的电容数值更大。
- 具有石墨烯结构的电容器、包括其的半导体器件及其形成方法-201410657766.7
- 周淳朴;柯志欣;邱博文;郑兆钦;吕俊颉;黄崎峰;陈焕能;薛福隆 - 台湾积体电路制造股份有限公司
- 2014-11-17 - 2016-06-15 - H01L29/92
- 本发明提供了具有石墨烯结构的电容器、包括其的半导体器件及其形成方法。电容器包括具有多个第一石墨烯层的第一石墨烯结构。电容器还包括位于第一石墨烯结构上方的介电层。电容器还包括位于介电层上方的第二石墨烯结构，其中，第二石墨烯结构具有多个第二石墨烯层。
- 一种三维立体高密度薄膜积层电容-201520732193.X
- 丰立贤;薛松生;沈卫锋 - 江苏多维科技有限公司
- 2015-09-21 - 2016-02-24 - H01L29/92
- 本实用新型公开了一种三维立体高密度薄膜积层电容，包括一基片、绝缘薄膜、多层电容功能层薄膜、绝缘层、绝缘钝化层、金属连接层、电极板；多层电容功能层薄膜上覆盖有一绝缘钝化层，电极板分别与电容器各导电板薄膜相连接。本实用新型的工艺简单，不需多次光刻即可形成多层电容薄膜器件；对薄膜层数无限制，理想状况下，只要电容器尺寸足够大，电容功能层薄膜层数可为任意有限数，而成本不显著增加；可调节各薄膜使其多在纵向空间分布，可极大缩小电容器尺寸；器件由半导体薄膜工艺制作，环境耐受性、可靠性高。
- 高性能高压平板电容及退磁采样电路-201510565641.6
- 李育超;王熹伟 - 福建省福芯电子科技有限公司
- 2015-09-08 - 2015-12-09 - H01L29/92
- 本发明提供高性能高压平板电容及退磁采样电路，其中高性能高压平板电容包括上极板和下极板，所述上极板置于下极板上方，所述上极板为金属导电板，下极板为低掺杂N型半导体板，上极板和下极板之间从下到上依次设置有第一介质层和第二介质层，第二介质层中设置有金属区，下极板中设置有重掺杂N型半导体区，第一介质层设置有连接金属区和重掺杂N型半导体区的导电通孔。本发明的高压平板电容可作为退磁采样器件，在AC/DC LED驱动等应用设计中可使用本发明器件进行退磁采样，不需要额外退磁采样器件浪费芯片面积，同时该高压电容可根据需要调节。
- 一种应用于集成电路中的可调变量芯片电容-201520325015.5
- 钱莉莉 - 钱莉莉
- 2015-05-20 - 2015-11-18 - H01L29/92
- 本实用新型公开了一种应用于集成电路中的可调变量芯片电容，包括可调节电容量、可调电容滑块、芯片电路板，所述可调节电容量安装在半导体连接板上；所述半导体连接板镶嵌式固定着第一电极板；所述可调电容滑块设置有滑杆端子；所述滑杆端子连接着电感线圈；所述第一电极板连接着变量调节电路；所述变量调节电路末端与滑块变阻器相固连；所述第一电极板耦合着第二电极板；所述第二电极板耦合连接着第三电极板。本实用新型结构简单、设计合理、成本较低，电容器具有单位面积的电容值较高和片电阻较低的优点，并且能有效的对电容值进行调节，适合运用推广。
- 一种基于电容结构的HEMT栅泄漏电流分离结构-201320766525.7
- 郑雪峰;范爽;郝跃;王冲;孙伟伟 - 西安电子科技大学
- 2013-11-27 - 2014-07-23 - H01L29/92
- 本实用新型公开了一种基于电容结构的HEMT栅泄漏电流分离结构，包括具有不同面积的两个环形肖特基栅电容：第一个肖特基电容和第二个肖特基电容；每个电容为两端结构，包含一个括栅电极和一个欧姆电极；第二个肖特基电容，其肖特基栅为中间部分没有淀积栅金属的环形，栅的外环半径与第一个肖特基电容的半径相等，内环半径为第一个肖特基电容的半径的0.707倍；两个肖特基电容的栅极-欧姆电极之间的距离相同。本实用新型具有结构简单、结果可靠的特点，能广泛应用于HEMT器件的材料生长与器件工艺优化及后续的可靠性评估等工作中。
- 一种半导体电容器-201310557141.9
- 张翠 - 溧阳市江大技术转移中心有限公司
- 2013-11-08 - 2014-02-19 - H01L29/92
- 本发明公开了一种半导体电容器，其包括衬底，衬底上依次具有第一金属电极层、第一氧化硅层、第一致密氧化硅层、氮化硅层、第二致密氧化硅层、第二氧化硅层、第二金属电极层；第一引出电极，其穿透第一氧化硅层、第一致密氧化硅层、氮化硅层、第二致密氧化硅层、第二氧化硅层和第二金属电极层并穿入第一金属电极层的一部分形成；第一引出电极隔离，其穿透第一氧化硅层、第一致密氧化硅层、氮化硅层、第二致密氧化硅层、第二氧化硅层和第二金属电极层形成，从而实现对第一引出电极的电隔离；第二引出电极，其穿入第二金属电极层的一部分形成。
- 一种电容器结构及其制造方法-201310451191.9
- 梅当民;郭增良;李素杰 - 北京中科微电子技术有限公司
- 2013-09-25 - 2014-01-01 - H01L29/92
- 本发明涉及电容技术领域，特别涉及一种电容器结构及其制造方法，结构包括：P型衬底、P型外延层、第一电极板、第二电极板、第三电极板、第一介质层及第二介质层，P型外延层设在P型衬底上方，第一电极板设在P型外延层上方；第二电极板设在第一电极板上方；第三电极板设在第二电极板上方；第一介质层设置在第一电极板及第二电极板之间；第二介质层设置在第二电极板及第三电极板之间。方法包括：生成P型外延层，形成第一电极板，在第一电极板上生长第一介质层；在第一介质层上形成第二电极板，在第二电极板上形成第二介质层；在第二介质层上形成第三电极板。本发明提供的电容器结构及制造方法可有效地提高集成电路中电容器的单位面积容值。
- 垂直MIM电容及其制造方法-201210187209.4
- 刘俊 - 上海华虹NEC电子有限公司
- 2012-06-08 - 2013-12-25 - H01L29/92
- 本发明公开了一种垂直MIM电容，包括：在绝缘层内形成的两个相互平行的凹槽，其中，一个凹槽的一侧壁与另一凹槽的一侧壁之间的绝缘层构成所述电容的绝缘层；两层金属层分别沿所述电容的绝缘层两侧端面自上而下经沟槽的底部和沟槽的另一侧壁一直延伸到所述凹槽上侧端端面，由所述金属层引出所述电容的两端电极。本发明还公开了一种所述垂直MIM电容的制造方法。当需要制作电容量比较大的电容时，采用本发明也能避免加大芯片面积，且能保持电容的击穿特性和精度。
- 半导体电容及具有该半导体电容的半导体装置-201220566749.9
- 杨俊平;张大鹏 - 天钰科技股份有限公司
- 2012-10-31 - 2013-06-05 - H01L29/92
- 本实用新型涉及一种半导体电容及具有该半导体电容的半导体装置。该半导体电容包括：下电极板，该下电极板包括电容井区及设置于该电容井区上的扩散区，该电容井区与该扩散区均具有第一导电型，且该扩散区的掺杂浓度高于该电容井区的掺杂浓度；绝缘层，该绝缘层设置于该下电极板上；及上电极板，该上电极板设置于该绝缘层上；其中，该电容井区包括第一子井区，该第一子井区至少为该电容井区的部分区域，该第一子井区的掺杂浓度达到一预定掺杂浓度，以使得该半导体电容的最大电容值与最小电容值之差值占该最大电容值的百分比不超过70%。该半导体电容以及具有该半导体电容的半导体装置的工作性能较好。
- 一种可变电容及其制作方法-201210256999.7
- 靳纯艳;王金延;方敏;张波;王茂俊;于民;解冰;吴文刚 - 北京大学
- 2012-07-23 - 2013-05-08 - H01L29/92
- 本发明提供一种可变电容及其制作方法。该可变电容包括依次排列的高阻GaN层、高迁移率GaN层、AlGaN势垒层和金属层。该方法包括：在衬底上生长缓冲层；在缓冲层上依次生长高阻GaN层和高迁移率GaN层；在高迁移率GaN层上生长AlGaN势垒层；在AlGaN势垒层上采用ICP-RIE方法刻蚀隔离岛；然后涂光刻胶，进行光刻、曝光并显影，形成肖特基电极图形；再通过电子束蒸发一金属层，将光刻胶剥离后形成可变电容。利用本发明，可在GaN基上实现与高电子迁移率晶体管HEMT工艺兼容的可变电容，对于实现LNAs、VCOs以及混频器等电路有重要意义。
- 金属-氧化物-金属电容器结构-201210196065.9
- 黄俊杰;王琳松;林其谚 - 台湾积体电路制造股份有限公司
- 2012-06-13 - 2013-04-17 - H01L29/92
- 本发明公开一种金属-氧化物-金属电容器，其包括第一电极、第二电极、多个第一指状物和多个第二指状物。每个第一指状物和与其相应的第二指状物互相平行并且通过低k电介质材料分隔开。采用保护环包围金属-氧化物-金属电容器以防止潮湿渗透进低k电介质材料。本发明还提供了一种金属-氧化物-金属电容器结构。
- 半导体器件及其制造方法-201110228429.2
- 牟亮伟;黄兆兴;陈雪磊;王黎;王者伟 - 无锡华润上华科技有限公司
- 2011-08-10 - 2013-02-13 - H01L29/92
- 本发明实施例公开了一种半导体器件及其制造方法。所述半导体器件包括：基底；位于所述基底上的PIP电容；其中，所述PIP电容包括：由下至上依次设置的具有下极板图案的第一多晶硅层、金属硅化物层、保护层、介质层和第二多晶硅层。所述半导体器件制造方法包括：提供基底；在所述基底上依次形成第一多晶硅层、金属硅化物层和保护层；将下极板图案转移到所述第一多晶硅层、金属硅化物层和保护层中，从而形成具有下极板图案的第一多晶硅层、金属硅化物层和保护层；在所述具有下极板图案的保护层上依次形成具有下极板图案的介质层和第二多晶硅层。本发明所提供的半导体器件制造方法，可极大地提高所形成的器件上PIP电容的电容值及可靠性。
- 专利分类
