[发明专利]一种沟槽分离栅MOS器件的制造方法在审

申请号：	201910150219.2	申请日：	2019-02-28
公开（公告）号：	CN109872950A	公开（公告）日：	2019-06-11
发明（设计）人：	赵大国	申请（专利权）人：	北京燕东微电子科技有限公司;四川广义微电子股份有限公司
主分类号：	H01L21/28	分类号：	H01L21/28;H01L29/423
代理公司：	北京正理专利代理有限公司 11257	代理人：	张雪梅
地址：	100176 北京市大兴***	国省代码：	北京;11
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	多晶硅层外延层氧化层分栅第一导电类型分离栅衬底去除表面延伸多晶硅栅沟槽侧壁牺牲层侧壁填充制造覆盖
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明公开一种沟槽分离栅MOS器件的制造方法，包括：在第一导电类型的衬底上形成第一导电类型的外延层；形成沟槽，沟槽自外延层的远离衬底的表面延伸进入外延层；形成氧化层，覆盖沟槽的侧壁和底部；形成分栅多晶硅层，部分填充沟槽；在分栅多晶硅层上形成介质牺牲层；去除沟槽侧壁上的部分氧化层，以使得沟槽中的未被去除的氧化层的表面在分栅多晶硅层上方；以及在沟槽中形成多晶硅栅。

技术领域

本发明涉及半导体工艺领域。更具体地，涉及一种沟槽分离栅MOS器件的制造方法。

背景技术

随着半导体技术的不断发展，金属氧化物半导体场效应晶体管(MOSFET)的结构也不断进行改进。沟槽分离栅型MOSFET(Trench Split Gate MOSFET)就是其中的一种改进结构。沟槽分离栅型MOSFET的主要特点是在传统沟槽MOSFET的基础上增加分栅结构，实现更优良的开关特性、更高的源漏击穿电压、更低的导通电阻和更低的功耗。由于这些优点，沟槽分离栅MOS器件广泛应用于各类电力电子系统，尤其是应用于电动车和同步整流等市场领域。图1为现有技术的分离栅MOS器件结构，栅极和分栅均为多晶硅材质，两者之间由绝缘层隔离，现有技术主要以热氧化工艺形成该绝缘介质层，同时在沟槽侧壁生成栅氧。由于传统工艺形成的栅极在分栅两侧形成尖角，造成尖角处电力线较集中，电场强度较大，很容易导致栅极漏电偏大以及软击穿现象，更进一步地影响器件可靠性。

因此，需要提供一种沟槽分离栅MOS器件的制造方法，使得栅极不形成尖角。

发明内容

本发明的目的在于提供一种沟槽分离栅MOS器件的制造方法，消除传统工艺中产生的栅极多晶尖角，解决栅极软击穿、漏电高的问题。

为达到上述目的，本发明采用下述技术方案：

一种沟槽分离栅MOS器件的制造方法，包括：在第一导电类型的衬底上形成第一导电类型的外延层；形成沟槽，沟槽自外延层的远离衬底的表面延伸进入外延层；形成氧化层，覆盖沟槽的侧壁和底部；形成分栅多晶硅层，部分填充沟槽；在分栅多晶硅层上形成介质牺牲层；去除沟槽侧壁上的部分氧化层，以使得沟槽中的未被去除的氧化层的表面在分栅多晶硅层上方；以及在沟槽中形成多晶硅栅。

优选地，形成分栅多晶硅层，部分填充沟槽的步骤还包括：在

氧化层上形成分栅多晶硅层使分栅多晶硅层填满沟槽；以及对分栅多晶硅层进行回刻。

优选地，对分栅多晶硅层进行回刻的步骤中，回刻深度范围为0.5μm至5μm。

优选地，在沟槽中形成多晶硅栅的步骤之前，在沟槽中形成栅极氧化层。

优选地，氧化层材料为二氧化硅。

优选地，介质牺牲层的材料为氮化硅。

优选地，第一导电类型为N型或者为P型。

本发明的有益效果如下：

本发明所述技术方案提供沟槽分离栅MOS器件的制造方法，使得栅极不形成尖角，从而改善栅极与分栅之间的电场分布，减小漏电流，提高器件可靠性。

附图说明

下面结合附图对本发明的具体实施方式作进一步详细的说明；

图1示出现有技术的制作方法形成的沟槽分离栅MOS器件的示例性剖视图；