[发明专利]垂直型半导体器件及其制造方法在审

申请号：	201811328641.4	申请日：	2018-11-09
公开（公告）号：	CN109786388A	公开（公告）日：	2019-05-21
发明（设计）人：	郑恩宅;申重植;俞炳瓘	申请（专利权）人：	三星电子株式会社
主分类号：	H01L27/11565	分类号：	H01L27/11565;H01L27/1157;H01L27/11573;H01L21/762
代理公司：	北京市立方律师事务所 11330	代理人：	李娜
地址：	韩国***	国省代码：	韩国;KR
权利要求书：	查看更多	说明书：	查看更多
摘要：	提供一种垂直型半导体器件及其制造方法。所述垂直型半导体器件包括：衬底，所述衬底具有多个沟槽；支撑图案，所述支撑图案填充所述多个沟槽并且从所述衬底的顶表面突出；半导体层，所述半导体层设置在所述衬底上，并且填充所述支撑图案之间的空间；堆叠结构，所述堆叠结构设置在所述支撑图案和所述半导体层上，并且包括交替和重复堆叠的多个绝缘层和多个第一导电图案；以及多个沟道结构，所述多个沟道结构穿透所述堆叠结构和所述半导体层，并延伸到所述支撑图案中。每个沟道结构包括沟道层。所述沟道层的至少一部分与所述半导体层接触。
搜索关键词：	半导体层衬底垂直型半导体器件堆叠结构沟道结构支撑图案沟道层绝缘层导电图案图案填充顶表面堆叠填充穿透制造延伸重复
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

1.一种垂直型半导体器件，包括：衬底，所述衬底具有多个第一沟槽；支撑图案，所述支撑图案填充所述多个第一沟槽并且从所述衬底的顶表面突出；半导体层，所述半导体层设置在所述衬底上并且填充所述支撑图案之间的空间；堆叠结构，所述堆叠结构设置在所述支撑图案和所述半导体层上，并且包括交替和重复堆叠的多个绝缘层和多个第一导电图案；以及多个沟道结构，所述多个沟道结构穿透所述堆叠结构和所述半导体层，并延伸到所述支撑图案中，其中每个沟道结构都包括沟道层，其中，所述沟道层的至少一部分与所述半导体层接触。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201811328641.4/，转载请声明来源钻瓜专利网。

同类专利

三维半导体存储器件-201910359902.7
发明人：郑恩宅;申重植;辛东润 -专利权人：三星电子株式会社
申请日： 2019-04-30 - 公布日： 2019-11-05 - 主分类号： H01L27/11565
摘要：一种三维半导体存储器件包括：衬底；电极结构，包括在垂直于衬底的上表面延伸的第一方向上顺序地堆叠在衬底上的多个栅电极；在衬底与电极结构之间的源极导电图案；穿透电极结构和源极导电图案的垂直半导体图案；以及在垂直半导体图案与电极结构之间沿第一方向延伸的数据存储图案。数据存储图案的下表面接触源极导电图案。数据存储图案的下表面的一部分处于距离衬底的上表面的相对于数据存储图案的下表面的另一部分距离衬底的上表面的高度不同的高度处。

具有多个下选择栅极的三维存储器元件-201810769084.3
发明人：李致维;程政宪;古绍泓;铃木淳弘 -专利权人：旺宏电子股份有限公司
申请日： 2018-07-13 - 公布日： 2019-10-25 - 主分类号： H01L27/11565
摘要：本揭露描述一种在单一集成电路上的三维与非存储器。此三维与非存储器包括包含多个次区块的垂直与非串行区块。多个次区块中的每个次区块包括在上阶层中的上选择线；上阶层之下的中间阶层中的字线；在中间阶层之下的第一下阶层中的第一下选择线；在第一下阶层之下的第二下阶层中的第二下选择线。参考导体可配置于区块之下。位线配置于区块之上。在不同的存储器操作的组合中，控制电路施加电压至多个次区块中的上选择线、字线、及第一与第二下选择线。

一种长纳米管3D NAND存储器及其制备方法-201910453229.3
发明人：缪向水;王升;童浩 -专利权人：华中科技大学
申请日： 2019-05-28 - 公布日： 2019-09-06 - 主分类号： H01L27/11565
摘要：本发明公开了一种长纳米管3D NAND存储器及其制备方法，属于3D NAND闪存领域。该制备方法是在半导体衬底上沉积共源平面并在共源平面上制备AAO模板，以AAO模板作为长纳米管的模板，先通过化学修饰法在AAO模板的通孔内壁附着金属催化剂或活性基团，然后在AAO模板的通孔内壁沉积长纳米管；所述长纳米管为3D NAND存储器的沟道纳米管，或者为3D NAND存储器的芯壳型纳米线的外壳部分。本发明能够解决长纳米管难以在AAO模板的通孔中沉积的技术问题，有利于提高3D NAND存储器的堆叠高度。

具有三维结构的半导体器件及其制造方法-201410509433.X
发明人：李起洪;皮昇浩;宾眞户 -专利权人：爱思开海力士有限公司
申请日： 2014-09-28 - 公布日： 2019-07-23 - 主分类号： H01L27/11565
摘要：一种半导体器件包括：半导体图案；导电层，每个导电层包括半导体图案穿通的第一部分和具有大于第一部分的厚度的第二部分，其中，每个导电层的第一部分包括包围半导体图案的第一阻挡图案以及形成在第一阻挡图案中且具有相对于第一阻挡图案的刻蚀选择性的材料图案，每个导电层的第二部分包括导电图案；以及接触插塞，其连接至每个导电层的第二部分。

三维存储器件及其形成方法-201980000414.5
发明人：华文宇;刘藩东;夏志良 -专利权人：长江存储科技有限责任公司
申请日： 2019-02-26 - 公布日： 2019-07-09 - 主分类号： H01L27/11565
摘要：提供了三维(3D)存储器件的实施例。所述3D存储器件包括：衬底；存储堆叠体，具有在所述衬底之上的交错的导电层和电介质层；沟道结构的阵列，每一个沟道结构垂直延伸穿过所述存储堆叠体；以及多个接触孔结构，每一个接触孔结构垂直延伸穿过所述存储堆叠体并电连接到所述沟道结构中的一个或多个沟道结构的公共源极。所述多个接触孔结构中的至少一个接触孔结构可由所述沟道结构中的到相应的接触孔结构的横向距离标称上相等的多个沟道结构围绕。

垂直型半导体器件及其制造方法-201811328641.4
发明人：郑恩宅;申重植;俞炳瓘 -专利权人：三星电子株式会社
申请日： 2018-11-09 - 公布日： 2019-05-21 - 主分类号： H01L27/11565
摘要：提供一种垂直型半导体器件及其制造方法。所述垂直型半导体器件包括：衬底，所述衬底具有多个沟槽；支撑图案，所述支撑图案填充所述多个沟槽并且从所述衬底的顶表面突出；半导体层，所述半导体层设置在所述衬底上，并且填充所述支撑图案之间的空间；堆叠结构，所述堆叠结构设置在所述支撑图案和所述半导体层上，并且包括交替和重复堆叠的多个绝缘层和多个第一导电图案；以及多个沟道结构，所述多个沟道结构穿透所述堆叠结构和所述半导体层，并延伸到所述支撑图案中。每个沟道结构包括沟道层。所述沟道层的至少一部分与所述半导体层接触。

3D存储器件-201821558778.4
发明人：胡斌;肖莉红 -专利权人：长江存储科技有限责任公司
申请日： 2018-09-21 - 公布日： 2019-04-02 - 主分类号： H01L27/11565
摘要：本申请公开了一种3D存储器件。3D存储器件包括：叠层结构，所述叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层；贯穿所述叠层结构的多个沟道柱；位于所述叠层结构的第一表面和第二表面之一上的多条位线；以及位于所述叠层结构的所述第一表面和第二表面另一个上的公共源线，其中，所述多个沟道柱的一端分别连接到所述多条位线中的相应位线，另一端共同连接到所述公共源线。该3D存储器件采用分别位于3D存储器件堆叠结构的第一表面和第二表面的公共源线和位线，与单面布线相比，可以降低布线密度，增加布线宽度、减小寄生电阻和寄生电容，提高存储密度和访问速度，从而提高3D存储器件的良率和可靠性。

半导体器件及其制造方法-201810972221.3
发明人：山下朋弘 -专利权人：瑞萨电子株式会社
申请日： 2018-08-24 - 公布日： 2019-03-15 - 主分类号： H01L27/11565
摘要：本公开涉及一种半导体器件及其制造方法。在从半导体衬底的上表面突出的鳍的上表面上，通过栅极绝缘膜形成控制栅电极以及通过栅极绝缘膜形成存储栅电极。半导体区域形成在控制栅电极旁边的鳍中。在半导体区域上，形成绝缘膜、第一层间绝缘膜和第二层间绝缘膜。在第二层间绝缘膜、第一层间绝缘膜和绝缘膜中形成到达半导体区域的插塞。覆盖膜形成在控制栅电极和层间绝缘膜之间，并且插塞还定位在覆盖膜正上方。

存储器结构及其制造方法-201510090517.9
发明人：李冠儒 -专利权人：旺宏电子股份有限公司
申请日： 2015-02-28 - 公布日： 2019-03-12 - 主分类号： H01L27/11565
摘要：本发明公开了一种存储器结构及其制造方法，存储器结构包括垂直栅极非易失性NAND阵列，其包括多个垂直叠层的NAND串的非易失性存储器单元、正交地配置在多个垂直叠层的NAND串上面的多条字线，以及电性耦接至多条字线的多个垂直行的导电栅极材料。多个垂直叠层的NAND串具有垂直叠层的半导体条，其具有包括一第一侧及一第二侧的相反侧。多个垂直行中的垂直行为垂直叠层的半导体条的相反侧的第一侧及第二侧的其中一侧的栅极。多个垂直行中的垂直行为多个垂直叠层的NAND串中的相邻叠层的栅极。

用以测定椭圆环绕式栅极闪存的电性质的装置及方法-201510894232.0
发明人：程政宪;李致维;古绍泓;吕文彬 -专利权人：旺宏电子股份有限公司
申请日： 2015-12-08 - 公布日： 2019-03-01 - 主分类号： H01L27/11565
摘要：本发明的实施例提供了一种改善的三维非易失性存储器装置及其相关的方法。在一个实施例中，提供了一种三维非易失性存储单元串列。该串列包括一中心，沿着串列的轴延伸，该中心于垂直该轴的平面具有一椭圆形横截面；以及多条字线，每一条字线设置环绕一部分的中心，这些字线沿着该轴隔开，且每一条字线对应存储单元其中之一。在各种实施例中，定义至少一操作参数以改善三维非易失性存储器装置的操作。

用于三维存储器件的贯穿阵列触点(TAC)-201880000655.5
发明人：陶谦;胡禺石;吕震宇;肖莉红;戴晓望;周玉婷;汤召辉;郭美澜;唐志武;魏勤香;徐前兵;刘沙沙;孙坚华;王恩博 -专利权人：长江存储科技有限责任公司
申请日： 2018-05-03 - 公布日： 2018-12-21 - 主分类号： H01L27/11565
摘要：公开了三维(3D)存储器件的互连结构和形成互连结构的方法的实施例。在示例中，3D NAND存储器件包括半导体衬底、设置于半导体衬底上的交替堆叠层、以及在衬底的隔离区域上的垂直延伸通过交替堆叠层的电介质结构。此外，交替堆叠层邻接电介质结构的侧壁表面，并且电介质结构由电介质材料形成。3D存储器件额外包括垂直延伸通过电介质结构和隔离区域的一个或多个贯穿阵列触点，以及垂直延伸通过交替堆叠层的一个或多个沟道结构。

3D存储器件及其制造方法-201811110733.5
发明人：胡斌;肖莉红 -专利权人：长江存储科技有限责任公司
申请日： 2018-09-21 - 公布日： 2018-12-18 - 主分类号： H01L27/11565
摘要：本申请公开了一种3D存储器件及其制造方法。3D存储器件包括：叠层结构，所述叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层；贯穿所述叠层结构的多个沟道柱；位于所述叠层结构的第一表面和第二表面之一上的多条位线；以及位于所述叠层结构的所述第一表面和第二表面另一个上的公共源线，其中，所述多个沟道柱的一端分别连接到所述多条位线中的相应位线，另一端共同连接到所述公共源线。该3D存储器件采用分别位于3D存储器件堆叠结构的第一表面和第二表面的公共源线和位线，与单面布线相比，可以降低布线密度，增加布线宽度、减小寄生电阻和寄生电容，提高存储密度和访问速度，从而提高3D存储器件的良率和可靠性。

一种存储器元件及其制造方法-201410829584.3
发明人：陈士弘 -专利权人：旺宏电子股份有限公司
申请日： 2014-12-26 - 公布日： 2018-10-12 - 主分类号： H01L27/11565
摘要：本发明公开了一种存储器元件及其制造方法，该存储器元件包括多个导电条叠层，导电条叠层的导电条是与绝缘条交错。导电条叠层包括导电条的至少一底部平面、导电条的多个中间平面、导电条的一顶部平面、及一附加的中间平面。多个垂直结构是被正交地配置于多个导电条叠层。存储器单元是被配置于交叉点的界面区域中，交叉点是位于多个导电条叠层的侧表面及多个垂直结构之间。一链接元件叠层的链接元件是连接于各自的中间平面中的导电条，且链接元件是连接于附加的中间平面。译码电路被耦接于多个中间平面及附加的中间平面，且译码电路是被配置为用此附加的中间平面来取代被指出为有缺陷的中间平面。

三维非易失性存储器件及其制造方法以及存储系统-201210407669.3
发明人：崔相武;李仁寭 -专利权人：爱思开海力士有限公司
申请日： 2012-10-23 - 公布日： 2017-04-19 - 主分类号： H01L27/11565
摘要：本发明公开了一种三维非易失性存储器件及其制造方法以及存储系统。所述三维非易失性存储器件包括垂直沟道层，所述垂直沟道层从衬底突出；层间绝缘层和存储器单元，所述层间绝缘层和存储器单元沿着垂直沟道层交替地层叠；以及选择晶体管，所述选择晶体管包括平面沟道层和栅绝缘层，平面沟道层中的每个与垂直沟道层中的至少一个接触并与衬底平行，栅绝缘层形成在平面沟道层之上。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]垂直型半导体器件及其制造方法在审

专利文献下载