[发明专利]包括恒定地控制感测操作的位线读出放大器的存储器装置有效
| 申请号： | 201810959564.6 | 申请日： | 2018-08-22 |
| 公开（公告）号： | CN109559771B | 公开（公告）日： | 2023-08-22 |
| 发明（设计）人： | 李玟洙;金宗哲 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C11/4091 | 分类号： | G11C11/4091 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 11112 | 代理人： | 张帆;赵南 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种存储器装置包括存储器单元块、位线读出放大器块和控制电路，控制电路连接至排列在存储器单元块之间的一个或多个位线读出放大器块。控制电路将分别供应至驱动位线读出放大器的第一感测驱动电压线和第二感测驱动电压线的电流的水平控制为恒定。将从感测匹配控制电路输出的第一感测驱动控制信号和/或第二感测驱动控制信号提供至所有位线读出放大器块中的位线读出放大器，从而基于供应至第一感测驱动电压线和第二感测驱动电压线的恒定水平的电流恒定地驱动位线读出放大器。 | ||
| 搜索关键词： | 包括 恒定 控制 操作 读出 放大器 存储器 装置 | ||
【主权项】：
1.一种存储器装置，包括：多个存储器单元块，其中每个存储器单元块包括多个存储器单元；多个位线读出放大器块，其排列在所述多个存储器单元块之间，并且包括执行用于感测和放大所述存储器单元的数据的感测操作的位线读出放大器；以及感测匹配控制电路，其连接至一个或多个位线读出放大器块，并且确定分别供应至第一感测驱动电压线和第二感测驱动电压线的电流的水平，其中，所述第一感测驱动电压线和所述第二感测驱动电压线连接至所述一个或多个位线读出放大器块的与所述感测匹配控制电路连接的位线读出放大器，其中，基于所述第一感测驱动电压线和所述第二感测驱动电压线的电流的水平来驱动所述一个或多个位线读出放大器块的位线读出放大器，所述电流的水平由所述感测匹配控制电路确定。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810959564.6/，转载请声明来源钻瓜专利网。
- 上一篇：具有降低的基线刷新速率与对弱单元的附加刷新的存储器芯片
- 下一篇：位单元
- 同类专利
- 一种位线读取电路、存储器及电子设备-202210417231.7
- 殷士辉;景蔚亮;季秉武;卜思童;王正波;廖恒 - 华为技术有限公司
- 2022-04-20 - 2023-10-27 - G11C11/4091
- 本申请提供了一种位线读取电路、存储器及电子设备。其中，该位线读取电路中，位线与铁电存储单元相连，铁电存储单元包括n个铁电电容和晶体管；灵敏放大器和预充电电路均分别与位线和参考线连接，第一开关连接于灵敏放大器与预充电电路之间的位线上，第二开关连接于灵敏放大器与预充电电路之间的参考线上。在读写阶段时，灵敏放大器正常工作，第一开关使灵敏放大器与预充电电路之间的位线断开，第二开关使灵敏放大器与预充电电路之间的参考线断开，从而位线可以被预充电电路拉到与铁电存储单元中未选中的铁电电容相同的电压，这样未选中的铁电电容的两端的电压就相同，从而可以降低铁电电容处于“半选”状态的时间。
- 半导体存储装置-202210976223.6
- 片冈秀之 - 铠侠股份有限公司
- 2022-08-15 - 2023-10-03 - G11C11/4091
- 实施方式提供能够削减动作电流的半导体存储装置。实施方式的半导体存储装置中，第1读出动作包括对第1导电层供给读出通过电压的第1读出通过电压供给动作、对第1导电层供给比读出通过电压小的读出电压的第1读出电压供给动作以及对第1导电层供给读出通过电压的第2读出通过电压供给动作。第2读出动作包括对与第1导电层相同或者不同的第2导电层供给读出电压的第2读出电压供给动作、和对第2导电层供给读出通过电压的第3读出通过电压供给动作。第1读出动作和第2读出动作被连续地执行，在从第2读出通过电压供给动作的执行中到第3读出通过电压供给动作结束为止的期间，将与第1导电层或者第2导电层不同的多个第1非选择导电层的电压维持为读出通过电压。
- 非易失存储单元及其操控方法、非易失存储系统-202310783555.7
- 童浩;温晋宇;王伦;缪向水 - 华中科技大学
- 2023-06-28 - 2023-09-29 - G11C11/4091
- 本发明公开了一种非易失存储单元及其操控方法、非易失存储系统，属于存储控制技术领域，非易失存储单元包括依次层叠的第一金属电极层、第一缓冲层、阈值开关层、第二缓冲层、第二金属电极层，第一缓冲层包含特定元素的单质或由多种特定元素组成的合金，特定元素为第Ⅲ族元素、第Ⅳ族元素中的任一种元素，第二缓冲层包含一种或多种电介质材料，阈值开关层为硫系半导体合金；非易失存储单元在施加正向电操作后具有较低的正向导通阈值电压V
- 灵敏放大器及半导体存储器-202210284403.8
- 周润发;季汝敏;杨宇 - 长鑫存储技术有限公司
- 2022-03-22 - 2023-09-29 - G11C11/4091
- 本公开提供一种灵敏放大器及半导体存储器，体偏置调节模块的第一输入端耦合第一N型晶体管的漏极，第二输入端耦合第二N型晶体管的漏极，第一输出端耦合第一P型晶体管的体端，第二输出端耦合第二P型晶体管的体端，控制端耦合使能信号。体偏置调节模块在接收到使能信号后，根据第一N型晶体管的漏极电压和第二N型晶体管的漏极电压的差异调节第一P型晶体管的体端电压和/或第二P型晶体管的体端电压，以调节第一P型晶体管的体偏置电压和/或第二P型晶体管的体偏置电压，以补偿第一N型晶体管的阈值电压或第二N型晶体管的阈值电压，减小第一N型晶体管和第二N型晶体管的阈值电压的失配，使得灵敏放大器有效放大位线和互补位线之间的电压差。
- 存储器装置-202320220092.9
- 柯文升;邱砚晟;洪哲民;吕易伦;吴瑞仁;张孟凡 - 台湾积体电路制造股份有限公司
- 2023-02-15 - 2023-09-19 - G11C11/4091
- 介绍一种包括存储器阵列及预充电选择电路的存储器装置。存储器阵列包括耦合至多条位元线及多条字元线的多个存储单元，其中所述多条字元线被配置成接收输入向量。预充电选择电路被配置成根据输入向量的值选择性地对所选择的位元线进行预充电。预充电选择电路被配置成判断输入向量的值是否小于预定义临限值，且因应于确定输入向量的值小于预定义临限值而产生栅控预充电信号以跳过对所选择的位元线进行预充电。
- 一种列选择信号单元电路、位线感测电路及存储器-202010986823.1
- 池性洙;王佳;汪瑛;金书延;张凤琴 - 长鑫存储技术有限公司
- 2020-09-18 - 2023-09-15 - G11C11/4091
- 本发明公开了一种列选择信号单元电路、位线感测电路及存储器，列选择信号单元电路包括：四个列选择单元；均包括4*N个输入输出端口、4*N个位线连接端口和一个控制端口；第一列选择单元和第四列选择单元的控制端口接第一列选择信号，第二列选择单元和第三列选择单元的控制端口接第二列选择信号，第一列选择单元和第三列选择单元的位线连接端口连接第一存储单元组的8*N条位线，第二列选择单元和第四列选择单元的位线连接端口连接第二存储单元组的8*N条位线，第一存储单元组和第二存储单元组相邻设置。本发明提供的技术方案，使得相邻两条位线连接到不同的感测放大器组，当相邻两条位线同时出现读取错误时，错误数据可以被检错纠错电路检测和纠正。
- 一种三维存储器架构及其操作方法和存储器-202310998028.8
- 亚历山大;蒋新淼 - 浙江力积存储科技有限公司
- 2023-08-09 - 2023-09-12 - G11C11/4091
- 本发明提供了一种三维存储器架构，包括：存储单元层，所述存储单元层包括存储阵列，所述存储阵列包括多个存储单元和多条位线，所述位线与多个存储单元相连接；逻辑控制层，所述存储单元层沿竖直方向堆叠在所述逻辑控制层上；其中，所述逻辑控制层包括检测放大器，所述检测放大器的两端分别通过硅通孔与所述位线连接。提高了芯片的空间利用率，增加了布局自由度。本发明还提供了一种三维存储器架构的操作方法和存储器。
- 灵敏放大模块、读出电路及存储器-202310728383.3
- 刘金陈;马亚奇;季金华;顾昌山;李明珍;姬茹茹 - 合芯科技（苏州）有限公司;合芯科技有限公司
- 2023-06-19 - 2023-09-01 - G11C11/4091
- 本发明提供一种灵敏放大模块、读出电路及存储器，包括：锁存单元、传输门、第一传输单元及第二传输单元；锁存单元的第一存锁存节点通过第一传输单元连接第一位线，第二锁存节点通过第二传输单元连接第二位线；传输门的一端连接锁存结构的零电位参考点，另一端接地，用于拉低零电位参考点，放大输入的信号；第一传输单元、第二传输单元及传输门受控于灵敏放大模块的使能信号。本发明采用传输门作为下拉开关，导通电阻小，在增加导通能力的同时也能减小导通功耗，提供高效的输出驱动能力；可采用单端读出的方式，减小反相器数量，进而减小面积；同时还可从反相器级数较少的一端读出数据，进一步提高速度、减小面积。
- 用于半导体存储器的感测线架构的设备和方法-201880082461.4
- T·D·罗比斯;C·L·英戈尔斯 - 美光科技公司
- 2018-12-19 - 2023-08-29 - G11C11/4091
- 公开了用于半导体存储器的感测线架构的设备和方法。实例设备包含：第一阵列区，其包含多个感测线的第一部分以及耦合到所述多个感测线的所述第一部分的存储器单元；并且进一步包含第二阵列区，其包含多个感测线的第二部分以及耦合到所述多个感测线的所述第二部分的存储器单元。阵列间隙安置在第一和第二阵列区之间并且包含所述多个感测线的第三部分且并不包含任何存储器单元。所述多个感测线的每个第三部分包含具有竖直组件的导电结构，所述竖直组件经配置以耦合所述多个感测线的所述第一部分以及第二部分以提供穿过所述第一和第二阵列区以及所述阵列间隙的电性上连续的感测线。
- 一种灵敏放大电路和半导体存储器-202210127974.0
- 武贤君 - 长鑫存储技术有限公司
- 2022-02-11 - 2023-08-22 - G11C11/4091
- 本申请实施例提供了一种灵敏放大电路和半导体存储器，该灵敏放大电路包括放电电路和信号放大电路，且信号放大电路包括第一交叉耦合管组和第二交叉耦合管组，放电电路连接于第一交叉耦合管组和第二交叉耦合管组之间；其中，放电电路，用于接收待传输信号和参考信号，并基于待传输信号和参考信号分别进行放电处理，得到待处理信号；信号放大电路，用于对待处理信号进行放大，得到目标放大信号。这样，本申请实施例提供了一种新的灵敏放大电路，将放电电路设置于两对交叉耦合管组之间，能够缩短信号放大过程所需要的时间，提升灵敏放大电路的放大性能。
- 包括恒定地控制感测操作的位线读出放大器的存储器装置-201810959564.6
- 李玟洙;金宗哲 - 三星电子株式会社
- 2018-08-22 - 2023-08-22 - G11C11/4091
- 一种存储器装置包括存储器单元块、位线读出放大器块和控制电路，控制电路连接至排列在存储器单元块之间的一个或多个位线读出放大器块。控制电路将分别供应至驱动位线读出放大器的第一感测驱动电压线和第二感测驱动电压线的电流的水平控制为恒定。将从感测匹配控制电路输出的第一感测驱动控制信号和/或第二感测驱动控制信号提供至所有位线读出放大器块中的位线读出放大器，从而基于供应至第一感测驱动电压线和第二感测驱动电压线的恒定水平的电流恒定地驱动位线读出放大器。
- 单端感测放大器以及存储器-202310850713.6
- 袁园 - 长鑫存储技术有限公司
- 2023-07-12 - 2023-08-11 - G11C11/4091
- 本公开实施例涉及半导体技术领域，提供一种单端感测放大器以及存储器，单端感测放大器包括：与位线耦接的第一节点；参考电容和第二节点，参考电容的一端耦接第二节点net2，参考电容的另一端耦接地端，参考电容被配置为，匹配位线上的寄生电容对单端感测放大器的影响；读出放大电路，读出放大电路包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管；单端感测放大器被配置为读出并放大位线上的电信号。本公开实施例至少有利于对单个位线上的电信号进行读出和放大，且保证对单个位线上的电信号的感测精度较高。
- 一种钳位电压产生电路、读取电路及非易失性存储器-202320605582.0
- 韩志永 - 上海芯存天下电子科技有限公司
- 2023-03-24 - 2023-07-25 - G11C11/4091
- 本实用新型涉及存储芯片技术领域，提供了一种钳位电压产生电路、读取电路及非易失性存储器，钳位电压产生电路包括：第一MOS管、第二MOS管、第三MOS管、比较器、运算放大器、偏置电压输入端和基准电压输入端，第二MOS管与第三MOS管匹配，第一MOS管的漏极与第二MOS管的漏极以及比较器的输入端连接，第二MOS管的栅极与第三MOS管的栅极以及运算放大器的输出端连接，第三MOS管的源极与运算放大器的反相输入端连接，第三MOS管的漏极与供电电压连接，基准电压输入端与运算放大器的同相输入端连接；该电路能够有效地避免出现由于位线负载较小而导致比较器生成的读取数据始终为1的情况。
- 用于存储编码信息的非易失性存储器的感测放大器架构-202310020395.0
- F·E·C·迪塞格尼;M·卡里希米;A·托马索尼;D·洛·亚科诺 - 意法半导体股份有限公司
- 2023-01-06 - 2023-07-11 - G11C11/4091
- 本公开的实施例涉及用于存储编码信息的非易失性存储器的感测放大器架构。非易失性存储器单元的群组存储由所述群组的存储器单元的所存储逻辑状态(逻辑高或逻辑低)形成的相应码字。所述感测放大器架构具有多个感测放大器读取分支，每一感测放大器读取分支耦合到相应存储器单元且被配置为提供输出信号，所述输出信号指示流过同一存储器单元的单元电流；比较级，用以执行一个存储器单元群组的单元电流之间的比较；以及逻辑级，用以基于所述比较级所提供的比较结果来确定对应于所述存储器单元群组的读取码字。信息可以存储在码字的不同子集中，在这种情况下，感测放大器架构具有子集定义电路，以允许基于参考信号初步确定要读取的码字所属的子集。
- 一种面向分布式全闪存储系统的磨损均衡方法及系统-202210471090.7
- 魏征;马一力;邢晶;谭光明 - 中国科学院计算技术研究所;联想（北京）有限公司
- 2022-04-28 - 2023-06-30 - G11C11/4091
- 本发明提出一种面向分布式全闪存储系统的磨损均衡算法，通过节点间的磨损均衡、节点内设备间的磨损均衡、设备内块间的磨损均衡和设备内使用块和空闲块间的磨损均衡四级实现存储系统的多级磨损均衡算法。通过四级磨损均衡算法达到均衡存储系统内各个设备的磨损均衡，最大化延长设备寿命，节省存储系统维护成本，保证数据可靠性。
- 感测电路和包括其的半导体器件-201811495676.7
- 罗元均 - 爱思开海力士有限公司
- 2018-12-07 - 2023-06-30 - G11C11/4091
- 本发明公开了一种感测电路和包括感测电路的半导体器件。感测电路包括感测放大器，被配置成感测和放大施加给感测线和参考线中的每个的数据。感测电路还包括第一隔离电路，被配置成响应于隔离信号而选择性地控制匹配线与所述感测线之间的连接。感测电路还包括第二隔离电路，被配置成响应于所述隔离信号而选择性地控制所述参考线与位线之间的连接。感测电路另外包括反相器，其耦接在所述感测线与所述位线之间。
- 用于低温计算的高效能存储器-202310016205.8
- 束宇豪;张宏图;哈亚军 - 上海科技大学
- 2023-01-06 - 2023-06-23 - G11C11/4091
- 本发明公开了一种用于低温计算的高效能存储器，其特征在于，包括若干存储器组，每个存储器组包括一个CSDB‑GC宏模块、通用地址译码器和不同地址译码器，CSDB‑GC宏模块包括若干列本地块，每个本地块包括若干个CSDB‑GC存储器单元。芯片最终测量结果表明，该16Kb CSDB‑eDRAM实现了16.67秒的数据保留时间，该结果相较于4.2K条件下最先进的低温eDRAM工作提升了2.6倍，并实现了更低的刷新功耗(0.11pW/Kb)。此外，它还实现了710ps(1.41GHz)的更快访问时间。与最先进的工作相比，其动态功耗开销最低，为49.23uW/Kb。
- 半导体器件-202211514596.8
- 姜圭成 - 三星电子株式会社
- 2022-11-28 - 2023-06-06 - G11C11/4091
- 公开了一种半导体器件，包括：第一存储单元阵列，包括多个第一存储单元、多个第一参考单元和多个第一虚设单元；第二存储单元阵列，包括多个第二存储单元、多个第二参考单元和多个第二虚设单元；输入/输出电路，设置在第一存储单元阵列和第二存储单元阵列之间；第一列解码器，连接在第一存储单元阵列和输入/输出电路之间；以及第二列解码器，连接在第二存储单元阵列和输入/输出电路之间。当第一列解码器将第一存储单元连接到读出放大器时，第二列解码器将多个第二虚设单元和多个第二存储单元之一连接到输入/输出电路的选定读出放大器。
- 半导体器件-201811353112.X
- 元炯植;玉承翰;李俊杓 - 爱思开海力士有限公司
- 2018-11-14 - 2023-06-02 - G11C11/4091
- 本申请公开了一种半导体器件。所述半导体器件可以包括：多个存储体，其布置在第一方向上；地址解码器，其布置在所述存储体的一侧；多个局部感测放大器阵列，其布置在所述存储体的每个存储体之下；多个第一输入/输出线，其连接在所述存储体和与所述存储体中的每个存储体相对应的所述局部感测放大器阵列之间；以及至少一个第二输入/输出线，其连接到所述局部感测放大器阵列并且在所述第一方向上延伸。
- 一种低失调DRAM灵敏放大器-202310198094.7
- 温光雷 - 安徽信息工程学院
- 2023-02-28 - 2023-05-30 - G11C11/4091
- 本发明公开一种低失调DRAM灵敏放大器，包括放大模块和控制模，所述放大模块可以用于读取位线上存储单元的数据，所述控制模块与放大模块电连接，在灵敏放大器的失调补偿阶段，控制模块将放大模块配置为包括第一反相器和第二反相器，第一反相器和第二反相器均为输入输出相连的反相器，通过四阶段的控制方法克服了由于灵敏放大器中晶体管的失配而影响半导体存储器性能的问题。
- 读出电路的版图结构和数据读出方法-202111347655.2
- 池性洙 - 长鑫存储技术有限公司
- 2021-11-15 - 2023-05-16 - G11C11/4091
- 本公开涉及半导体电路设计领域，涉及一种读出电路的版图结构和数据读出方法，包括：具有相同构造的第一读出电路结构和第二读出电路结构，第一读出电路结构和第二读出电路结构均包括：第一隔离模块，用于根据第一隔离信号导通，电连接位线和第一读出位线，电连接互补位线和第一互补读出位线；第二隔离模块，用于根据第二隔离信号导通，电连接第一读出位线和第二读出位线，电连接第一互补读出位线和第二互补读出位线；感测放大模块，用于第一隔离模块和第二隔离模块导通时，感测并读出存储阵列的数据信号；偏移消除模块，用于根据偏移消除信号，电连接第一互补读出位线与第二读出位线，以提高数据读出的准确性。
- 用于动态随机存储器的控制器、控制方法、电子设备-202211664386.7
- 陶昱良;彭凌飞;潘于 - 海光信息技术股份有限公司
- 2022-12-23 - 2023-04-07 - G11C11/4091
- 一种用于动态随机存储器的控制器、控制方法、电子设备。该用于动态随机存储器的控制器包括：命令调度器，包括命令队列，配置为从总线接收读命令和在命令队列中缓存读命令，对命令队列中缓存的读命令进行乱序调度并按照调度顺序依次发送至动态随机存储器；重排序控制器，配置为接收按照调度顺序从动态随机存储器返回的对应乱序调度的读命令的读数据，将具有相同标识符的读命令对应的读数据按照具有相同标识符的读命令进入命令调度器的顺序进行重排序，并返回给总线。该控制器对于标识符相同的读命令支持乱序调度，并对读数据按照读命令发送至控制器的顺序进行重排序，提高动态随机存储器读性能。
- 一种基于DDR SDRAM的SAR成像数据转置处理系统-202110834387.0
- 闵锐;李晋;黄太;余雷;徐浩典;曹宗杰;崔宗勇 - 电子科技大学;四川省电子信息产业技术研究院有限公司
- 2021-07-23 - 2023-04-07 - G11C11/4091
- 本发明属于雷达成像信号技术领域，具体涉及一种基于DDR SDRAM的SAR成像数据转置处理系统。本发明包括数据输入接口、输入数据通道切换、写RAM控制单元、读RAM控制单元、RAM组1、RAM组2、输出数据通道选择、异步FIFO、输出驱动以及DDR SDRAM。通过使用FPGA中的RAM资源缓存多条行输入数据，然后利用DDR的突发传输技术将数据写入到DDR中。本发明能提高输入数据转置后写入到DDR中的效率，同时保证可以以最快的速度读出转置后的列数据。
- 感测放大电路和数据读出方法-202110998264.0
- 池性洙 - 长鑫存储技术有限公司
- 2021-08-27 - 2023-04-04 - G11C11/4091
- 本申请涉及半导体电路设计领域，涉及一种感测放大电路和数据读出方法，包括：第一PMOS管、第一NMOS管、第二PMOS管和第二NMOS管；第一控制MOS管用于根据控制信号向第一PMOS管提供偏置电压；第二控制MOS管用于根据控制信号向第二PMOS管提供偏置电压；第一偏移消除MOS管用于根据偏移消除信号使所处初始位线与第一互补读出位线电连接；第二偏移消除MOS管用于根据偏移消除信号使初始互补位线与第一读出位线电连接，通过第一控制MOS管和第二控制MOS管分别向第一PMOS管和第二PMOS管提供稳定栅极电压，以稳定地消除感测放大电路中的偏移噪声，同时避免位线和互补位线上的电压波动。
- 感测放大结构和存储器架构-202110998262.1
- 池性洙 - 长鑫存储技术有限公司
- 2021-08-27 - 2023-04-04 - G11C11/4091
- 本申请涉及半导体电路设计领域，涉及一种感测放大结构和存储器架构，包括：第一PMOS管，栅极连接第二互补读出位线，源极连接第一信号端；第一NMOS管，栅极连接初始位线；第一PMOS管的漏极和第一NMOS管的漏极连接第一互补读出位线；第二PMOS管，栅极连接第二互补读出位线；第二NMOS管，栅极连接初始互补位线，源极连接第二信号端；第二PMOS管的漏极和第二NMOS管的漏极连接第一互补读出位线；偏移消除模块，连接初始位线和第一互补读出位线，且连接初始互补位线和第一读出位线；控制模块，连接第二读出位线和第二互补读出位线，用于根据控制信号，向第一PMOS管和第二PMOS管提供偏置电压，以稳定地消除感测放大电路中的偏移噪声，同时避免位线和互补位线上的电压波动。
- 位线感测放大器和半导体存储器装置-202210915800.0
- 李昊锡;金善瑛;徐宁焄 - 三星电子株式会社
- 2022-08-01 - 2023-04-04 - G11C11/4091
- 提供了位线感测放大器和半导体存储器装置。所述位线感测放大器包括：多个半导体器件，包括并排设置的感测晶体管和选择晶体管，并且所述多个半导体器件被配置为感测位线和互补位线的电压变化；和布线图案，连接到所述多个半导体器件中的至少一个。感测晶体管共享源电极。选择晶体管可被控制为互补地导通和截止。布线图案包括：第一布线图案，电连接感测晶体管的栅电极和选择晶体管的漏电极；和第二布线图案，电连接感测晶体管的栅电极和另一感测晶体管的漏电极。
- 存算一体芯片、操作方法、制作方法和电子设备-202211627425.6
- 高滨;刘宇一;杜宜威;唐建石;钱鹤;吴华强 - 清华大学
- 2022-12-16 - 2023-03-21 - G11C11/4091
- 一种存算一体芯片、操作方法、制作方法和电子设备。该存算一体芯片包括衬底基板、存算一体器件阵列、数据存储器阵列和控制处理电路，存算一体器件阵列配置为执行存算一体操作；数据存储器阵列配置为存储数据；控制处理电路配置为与数据存储器阵列和存算一体器件阵列通信，以从数据存储器阵列读取输入数据并将输入数据提供至存算一体器件阵列，以及从存算一体器件阵列接收处理后的输出数据，并且将处理后的输出数据提供给数据存储器阵列；控制处理电路、存算一体器件阵列和数据存储器阵列设置在衬底基板上，并且在垂直于衬底基板的方向上，分别提供于不同构造层中且至少部分重叠。该存算一体芯片具有提升的性能和能效。
- 大容量存储设备封装和这类封装的软件定义阵列-201780048063.6
- N·克内泽维奇;Z·纳格伊;S·博雷克尔兹 - 国际商业机器公司
- 2017-08-04 - 2023-03-21 - G11C11/4091
- 大容量存储设备封装(10)包括一个结构，该结构包括两个或更多个相同尺寸的大容量存储设备(14)的堆栈，每个大容量存储设备具有两个相对的主表面的形状因子。大容量存储设备(14)在垂直于其主表面的堆栈方向上叠加。大容量存储设备封装(10)还包括安装在堆栈顶部并与其对准的控制器板(12)，控制器板(12)包括连接到堆栈的大容量存储设备(14)的连接器(125)，以便控制大容量存储设备(14)。控制器板(12)具有形状因子，其具有两个相对的主表面，后者相对于堆栈的更多大容量存储设备(14)的主表面，其中控制器板(12)的任何主表面的最大尺寸在垂直于堆栈方向的任何方向上小于或等于该结构的最大尺寸。
- 感测放大电路和数据读出方法-202110821488.4
- 池性洙 - 长鑫存储技术有限公司
- 2021-07-20 - 2023-01-24 - G11C11/4091
- 本申请实施例涉及半导体电路设计领域，特别涉及一种感测放大电路和数据读出方法，包括：第一PMOS管，源极连接第一信号端，第一NMOS管，源极连接第二信号端，第一PMOS管和第一NMOS管的漏极连接第一读出位线，栅极连接第二读出位线；第二PMOS管，源极连接第一信号端，第二NMOS管，源极连接第二信号端，第二PMOS管和第二NMOS管的漏极连接第一互补读出位线，栅极连接第二互补读出位线；第一导通单元连接第一读出位线和初始位线，第二导通单元连接第一互补读出位线和初始互补位线；第一驱动单元用于导通第一PMOS管或第一NMOS管，第二驱动单元用于导通第二PMOS管或第二NMOS管，通过感测放大器不同的读出阶段来确保tRCD的延迟，以缩短DRAM的数据读出时间。
- 存储器单元、存储器件及其电子设备-201710531761.3
- 郑钟勋;朴城贤;林优镇 - 三星电子株式会社
- 2017-06-30 - 2023-01-13 - G11C11/4091
- 一种存储器件包括了包括多个存储器单元在内的存储器单元阵列、连接到多个存储器单元的多条字线、连接到多个存储器单元的多条位线、连接到多个存储器单元的多条互补位线、多条辅助位线、多条辅助互补位线和开关电路。开关电路在写操作期间将多条辅助位线电连接到多条位线，在写操作期间将多条辅助互补位线电连接到多条互补位线，在读操作期间将多条辅助位线与多条位线电断开，并且在读操作期间将多条辅助互补位线与多条互补位线电断开。
- 专利分类
