[发明专利]包括恒定地控制感测操作的位线读出放大器的存储器装置

说明书

一种存储器装置包括存储器单元块、位线读出放大器块和控制电路，控制电路连接至排列在存储器单元块之间的一个或多个位线读出放大器块。控制电路将分别供应至驱动位线读出放大器的第一感测驱动电压线和第二感测驱动电压线的电流的水平控制为恒定。将从感测匹配控制电路输出的第一感测驱动控制信号和/或第二感测驱动控制信号提供至所有位线读出放大器块中的位线读出放大器，从而基于供应至第一感测驱动电压线和第二感测驱动电压线的恒定水平的电流恒定地驱动位线读出放大器。

相关申请的交叉引用

本申请要求于2017年9月27日在韩国知识产权局提交的韩国专利申请No.10-2017-0125412的优先权，该申请的公开以引用方式全文并入本文中。

技术领域

本发明构思涉及一种存储器装置，并且更具体地说，涉及一种恒定地控制位线读出放大器的感测操作的方法和存储器装置。

背景技术

动态随机存取存储器(DRAM)是一种随机存取半导体存储器，它将每位数据存储在存储器单元的单元电容器中。存储器单元连接至位线和互补位线。当在DRAM中执行读操作或刷新操作时，位线读出放大器对位线与互补位线之间的电压差进行感测和放大。由于工艺-电压-温度(PVT)变化，包括在位线读出放大器中的半导体器件彼此间可具有不同的特性，例如，不同的阈电压。因此，在位线读出放大器中可能发生增益变化，并且感测特性的分布可以增加。然而，当感测特性的分布增加时，DRAM的时序性能可变差。

发明内容

本发明构思的至少一个实施例提供了一种用于恒定地控制位线读出放大器的感测操作的方法和存储器装置。

根据本发明构思的示例性实施例，提供了一种存储器装置，该存储器装置包括：多个存储器单元块，其包括多个存储器单元；多个位线读出放大器块，其排列在存储器单元块之间，并且包括执行用于感测和放大存储器单元的数据的感测操作的位线读出放大器；以及感测匹配控制电路，其连接至一个或多个位线读出放大器块，并且确定分别供应至第一感测驱动电压线和第二感测驱动电压线的电流的水平，其中，第一感测驱动电压线和第二感测驱动电压线连接至所述一个或多个位线读出放大器块的与感测匹配控制电路连接的位线读出放大器，其中，基于第一感测驱动电压线和第二感测驱动电压线的电流的水平来驱动所述一个或多个位线读出放大器块的位线读出放大器，通过感测匹配控制电路来确定电流的水平。

根据本发明构思的示例性实施例，提供了一种存储器装置，该存储器装置包括：多个存储器单元块，其包括多个存储器单元；多个位线读出放大器块，其排列在存储器单元块之间，并且包括位线读出放大器，位线读出放大器执行去除与存储器单元连接的位线与互补位线之间的偏差电压的操作，并且感测和放大位线与互补位线之间的电压差；以及感测匹配控制电路，其连接至一个或多个位线读出放大器块，并且确定分别供应至第一感测驱动电压线和第二感测驱动电压线的电流的水平，其中，第一感测驱动电压线和第二感测驱动电压线连接至所述一个或多个位线读出放大器块的与感测匹配控制电路连接的位线读出放大器，其中，基于第一感测驱动电压线和第二感测驱动电压线的电流的水平来驱动一个或多个位线读出放大器块的位线读出放大器，所述电流的水平由感测匹配控制电路确定。

根据本发明构思的示例性实施例，提供了一种控制连接在第一感测驱动电压线与第二感测驱动电压线之间的位线读出放大器和执行用于感测和放大存储器单元的数据的感测操作的方法，所述方法包括以下步骤：控制电路为连接至位线读出放大器的位线和互补位线预充电；将第一电流供应至第一内部电压线；所述控制电路将第一内部电压线的电压的电平与第一参考电压的电平进行比较；基于比较结果，当第一内部电压线的电压的电平与第一参考电压的电平彼此相等时，所述控制电路产生第一感测驱动控制信号；控制电路响应于第一感测驱动控制信号而确定供应至第一感测驱动电压线的电流的水平；以及控制电路基于第一感测驱动电压线的确定的电流水平来驱动位线读出放大器。