|
|
钻瓜专利网为您找到相关结果 15个，建议您 升级VIP下载更多相关专利
- [发明专利]存储器及电压控制方法-CN202310025655.3在审
-
武贤君;尚为兵;李明浩
-
长鑫存储技术有限公司
-
2023-01-09
-
2023-04-28
-
G11C29/10
- 本申请提供一种存储器及电压控制方法，包括电压产生电路，电压产生电路的第一输出端输出行控制电压，电压产生电路的第二输出端输出列控制电压，行控制电压和列控制电压相互独立。行控制电压作为行解码器解码出来的行控制信号的电源电压，列控制电压作为行解码器解码出来的列控制信号的电源电压。在存储器进行测试时，能够通过调节行控制电压和列控制电压的方式分离行控制信号相关的阶段的表现与列控制信号相关的阶段的表现，即调节行控制电压时，改变与行控制信号有关的阶段的表现，调节列控制电压时，改变与列控制信号有关的阶段的表现，从而能够通过各个阶段的表现有效定位问题，以对存储进行有效测试及时发现存储器的问题。
- 存储器电压控制方法
- [发明专利]译码驱动电路及存储芯片-CN202110981627.X在审
-
尚为兵;武贤君;李明浩
-
长鑫存储技术有限公司
-
2021-08-25
-
2023-03-03
-
G11C8/10
- 本申请涉及一种译码驱动电路及存储芯片，译码驱动电路包括多个子驱动单元及译码控制模块，所述子驱动单元用于根据电源电压信号、第一译码输入信号和中间译码输出信号生成主字线驱动信号；所述译码控制模块与多个所述子驱动单元连接，用于根据使能控制信号及第二译码输入信号生成所述中间译码输出信号；其中，在所述中间译码输出信号为第一状态期间，所述主字线驱动信号为不驱动状态。本申请能够在不减少存储阵列区的存储容量的前提下，减小行译码电路中译码驱动电路的体积，以有效减小半导体存储芯片外围电路区的体积，从而能够相对提高半导体存储芯片单位面积的存储容量。
- 译码驱动电路存储芯片
- [发明专利]译码驱动电路及存储芯片-CN202110983327.5在审
-
尚为兵;武贤君;李明浩
-
长鑫存储技术有限公司
-
2021-08-25
-
2023-03-03
-
G11C8/10
- 本申请涉及一种译码驱动电路及存储芯片，译码驱动电路包括电源控制模块、多个子驱动单元及若干个译码控制模块，电源控制模块用于根据控制信号生成不同电压幅值的电源电压信号；子驱动单元用于根据电源电压信号、第一译码输入信号和中间译码输出信号生成主字线驱动信号；所述译码控制模块与多个所述子驱动单元连接，用于根据使能控制信号及第二译码输入信号生成所述中间译码输出信号。本申请能够在不减少存储阵列区的存储容量的前提下，根据存储阵列区不同工作状态下的耗能需求提供对应状态的主字线驱动信号，以实现对行译码电路中多个本地字线驱动电路的控制，有效提高译码驱动电路及其后级驱动电路的节能性。
- 译码驱动电路存储芯片
- [发明专利]数据传输电路及存储器-CN202110963315.6在审
-
武贤君;尚为兵;石小庆
-
长鑫存储技术有限公司
-
2021-08-20
-
2023-02-21
-
G11C7/08
- 本申请涉及一种数据传输电路及存储器，包括感测放大电路、第一子放电通路、第二子放电通路及放电调节单元，感测放大电路用于根据其第一端的信号、第二端的信号生成放大信号；第一子放电通路用于在读取状态时，根据所述第一数据线的信号对所述第一端向放电端进行放电；第二子放电通路用于在读取状态时，根据所述放电调节信号对所述第二端向放电端进行放电；放电调节单元与所述第二子放电通路及控制信号均电连接，且不与所述第一子放电通路电连接，用于根据所述控制信号生成所述放电调节信号，以调节所述第二子放电通路的放电能力。本申请提高了数据传输电路的抗干扰能力及数据传输效率。
- 数据传输电路存储器
- [发明专利]灵敏放大器及控制方法-CN202211348875.1在审
-
武贤君;李明浩
-
长鑫存储技术有限公司
-
2022-10-31
-
2023-02-03
-
G11C7/08
- 本申请提供一种灵敏放大器及控制方法，包括感测模块和均衡模块，感测模块的第一输入端连接位线，第二输入端连接互补位线，均衡模块的第一端连接感测模块的读出互补位线，第二端连接感测模块的读出位线，第三端连接预充电电源端，控制端接收第一控制信号和第二控制信号。在电荷共享阶段的初始阶段，均衡模块先消除读出互补位线和读出位线在偏差消除阶段产生的电压差，而后响应第二控制信号，将读出互补位线和读出位线的电压驱动至预充电电压。则感测模块能够在电压差被均衡模块消除之后，响应于隔离控制信号，将位线和互补位线上的电压值，准确地共享至读出互补位线和读出位线，保证灵敏放大器放大输出的结果的准确性。
- 灵敏放大器控制方法
- [发明专利]数据传输电路和存储器-CN202110545003.3在审
-
尚为兵;武贤君;何军
-
长鑫存储技术有限公司
-
2021-05-19
-
2022-11-22
-
G11C16/26
- 本申请实施例涉及一种数据传输电路和存储器，所述数据传输电路，包括数据写入模块，所述数据写入模块包括：逻辑运算单元，用于经数据写入节点从数据总线获取待写入数据信号，并响应于外部输入的写使能信号，根据所述待写入数据信号分别输出上拉使能信号和下拉使能信号，所述上拉使能信号和所述下拉使能信号分时使能有效；上拉单元，与所述逻辑运算单元连接，用于根据使能有效的所述上拉使能信号输出全局数据信号；下拉单元，与所述逻辑运算单元连接，用于根据使能有效的所述下拉使能信号输出全局数据信号；其中，所述全局数据信号的电平状态与所述待写入数据信号的电平状态相同，所述全局数据信号用于写入存储单元。
- 数据传输电路存储器
- [发明专利]存储器-CN202010850618.2在审
-
尚为兵;张凤琴;冀康灵;田凯;武贤君
-
长鑫存储技术（上海）有限公司
-
2020-08-21
-
2022-02-22
-
G11C5/06
- 本发明涉及一种存储器，包括存储组、第一信号线和第二信号线；多个存储组沿第一方向排布，存储组包括存储块，多个存储块沿第二方向排布，第一方向与第二方向垂直；第一信号线沿第一方向延伸，其与多个存储块对应设置，且用于传输其对应多个存储块的存储数据；第二信号线沿第一方向延伸，其与存储块一一对应设置，且第二信号线用于传输其对应存储块的存储数据；其中，第一信号线通过数据交换电路与第二信号线交换存储数据。本发明中，通过设置第一信号线将存储数据传输至每一存储块，然后通过每一存储块对应的数据交换电路与第二信号线交换存储数据，降低第二信号线的功耗，进而减小存储块之间的速度差异。
- 存储器
- [发明专利]半导体集成电路以及存储器-CN202010568039.9在审
-
尚为兵;陈继兴;武贤君
-
长鑫存储技术（上海）有限公司
-
2020-06-19
-
2021-12-21
-
G11C11/409
- 本发明实施例涉及一种半导体集成电路以及存储器，半导体集成电路包括：经由列选择模块与位线连接的第一数据线以及经由列选择模块与互补位线连接的第一互补数据线，第二数据线，参考数据线，所述参考数据线用于提供参考基准信号，还包括：本地读写转换模块，响应于读写控制信号，在读写操作期间，所述第一数据线与所述第二数据线之间传输数据，所述第一互补数据线与所述第二数据线之间传输数据；放大模块，用于接收所述第二数据线的数据信号以及所述参考基准信号，对所述第二数据线的数据信号进行放大，所述参考基准信号作为放大所述第二数据线的数据信号的参考基准。本发明实施例能够改善半导体集成电路的电学性能。
- 半导体集成电路以及存储器
- [实用新型]半导体集成电路以及存储器-CN202021160493.2有效
-
尚为兵;陈继兴;武贤君
-
长鑫存储技术（上海）有限公司
-
2020-06-19
-
2021-01-22
-
G11C11/409
- 本实用新型实施例涉及一种半导体集成电路以及存储器，半导体集成电路包括：经由列选择模块与位线连接的第一数据线以及经由列选择模块与互补位线连接的第一互补数据线，第二数据线，参考数据线，所述参考数据线用于提供参考基准信号，还包括：本地读写转换模块，响应于读写控制信号，在读写操作期间，所述第一数据线与所述第二数据线之间传输数据，所述第一互补数据线与所述第二数据线之间传输数据；放大模块，用于接收所述第二数据线的数据信号以及所述参考基准信号，对所述第二数据线的数据信号进行放大，所述参考基准信号作为放大所述第二数据线的数据信号的参考基准。本实用新型实施例能够改善半导体集成电路的电学性能。
- 半导体集成电路以及存储器
- [实用新型]存储器-CN202021763406.2有效
-
尚为兵;张凤琴;冀康灵;田凯;武贤君
-
长鑫存储技术（上海）有限公司
-
2020-08-21
-
2021-01-05
-
G11C5/06
- 本实用新型涉及一种存储器，包括存储组、第一信号线和第二信号线；多个存储组沿第一方向排布，存储组包括存储块，多个存储块沿第二方向排布，第一方向与第二方向垂直；第一信号线沿第一方向延伸，其与多个存储块对应设置，且用于传输其对应多个存储块的存储数据；第二信号线沿第一方向延伸，其与存储块一一对应设置，且第二信号线用于传输其对应存储块的存储数据；其中，第一信号线通过数据交换电路与第二信号线交换存储数据。本实用新型中，通过设置第一信号线将存储数据传输至每一存储块，然后通过每一存储块对应的数据交换电路与第二信号线交换存储数据，降低第二信号线的功耗，进而减小存储块之间的速度差异。
- 存储器
|
