[发明专利]半导体存储器件在审
| 申请号： | 201810901544.3 | 申请日： | 2018-08-09 |
| 公开（公告）号： | CN109390340A | 公开（公告）日： | 2019-02-26 |
| 发明（设计）人： | 金熙中;赵珉熙;金奉秀;金俊秀;山田悟;李元锡;黄有商 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L27/108 | 分类号： | H01L27/108 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 张波 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了半导体存储器件。一种半导体存储器件包括在第一沟槽中的隔离层和在隔离层上的第一栅电极部分。该半导体存储器件包括在第二沟槽中的第二栅电极部分。在一些实施方式中，第二栅电极部分在一方向上比第一栅电极部分宽。而且，在一些实施方式中，第二沟槽的上部区域比第二沟槽的下部区域在所述方向上与第一沟槽间隔开更大的距离。还提供了形成半导体存储器件的相关方法。 | ||
| 搜索关键词： | 半导体存储器件 栅电极 隔离层 沟槽间隔 上部区域 下部区域 | ||
【主权项】：
1.一种半导体存储器件，包括：衬底；器件隔离层，其限定所述衬底的有源区域；以及栅极线结构，其包括埋入所述衬底的沟槽中以跨越所述有源区域的栅极绝缘层和栅电极，其中所述沟槽包括在所述器件隔离层上的第一沟槽部分和在所述有源区域上的第二沟槽部分，以及其中，在所述第二沟槽部分中，所述栅极绝缘层重叠所述栅电极的顶表面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810901544.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 包含掺碳氧化物的集成组合件及形成集成组合件的方法-201910363452.9
- 山·D·唐;S·博尔萨里;S·H·昌 - 美光科技公司
- 2019-04-30 - 2019-11-12 - H01L27/108
- 本申请涉及包含掺碳氧化物的集成组合件及形成集成组合件的方法。一些实施例包含一种集成组合件，其具有各自拥有晶体管沟道区域且在含金属结构上方的半导体材料结构。掺碳氧化物邻近所述半导体材料结构中的每一者的区域及所述含金属结构的侧壁。一些实施例包含一种集成组合件，其具有半导体材料柱。所述柱中的每一者具有四个侧壁。每一柱的所述四个侧壁中的两者是门控侧壁。所述四个侧壁中的另外两者是非门控侧壁。掺碳二氧化硅邻近且直接抵靠所述非门控侧壁。一些实施例包含一种形成集成组合件的方法。形成半导体材料的轨道。在所述轨道中的每一者的顶表面及侧壁表面附近形成掺碳二氧化硅层。形成将所述轨道的所述半导体材料切割为柱的沟槽。在所述沟槽内且沿所述柱形成字线。
- 位线栅极及其制作方法-201810341857.8
- 陈品宏;陈意维;邱钧杰;蔡志杰;陈姿洁;刘志建 - 联华电子股份有限公司;福建省晋华集成电路有限公司
- 2018-04-17 - 2019-10-29 - H01L27/108
- 本发明公开一种位线栅极及其制作方法，该位线栅极结构包含一基底，一非晶硅层位于该基底上，一第一掺杂区位于该非晶硅层内，一氮化硅钛(TiSiN)层，位于该非晶硅层上，以及一第二掺杂区位于该氮化硅钛层内，且该第一掺杂区与该第二掺杂区直接接触。
- 位线连接结构及其形成方法、存储器-201810360597.9
- 不公告发明人 - 长鑫存储技术有限公司
- 2018-04-20 - 2019-10-29 - H01L27/108
- 本发明提供了一种位线连接结构及其形成方法、存储器，所述方法包括：在基底上形成多个位线图案，局部刻蚀位线图案，形成彼此平行且沿第一方向延伸的奇数行位线和偶数行位线，在第一方向的一侧，奇数行位线相对突出于偶数行位线以形成第一接触区域，在另一侧，偶数行位线相对突出于奇数行位线以形成第二接触区域，然后设置多个第一接触垫在第一接触区域上并设置多个第二接触垫在第二接触区域上，使第一接触垫与奇数行位线相导接，第二接触垫与偶数行位线相导接，在第一接触垫之间或第二接触垫之间均未设置位线，从而可以适当增大接触垫的尺寸而不会造成接触垫与相邻位线的短路，由此增大了接触垫的制程窗口。
- 具有浅位线的薄膜晶体管嵌入式动态随机存取存储器-201910204387.5
- 王奕;A.A.沙尔马;T.加尼;A.B.加丁纳;T.W.拉乔伊;王珮华;古杰仁;B.塞尔;J.G.阿尔扎特-维纳斯科;B.C.林 - 英特尔公司
- 2019-03-18 - 2019-10-29 - H01L27/108
- 本文描述了嵌入式动态随机存取存储器（eDRAM）存储器单元和阵列，以及对应的方法和装置。示范eDRAM存储器阵列实现使用薄膜晶体管（TFT）作为选择器晶体管的存储器单元。TFT的一个源极/漏极（S/D）电极耦合到用于存储单元的存储器状态的电容器，而另一S/D电极耦合到位线。位线可以是浅位线，因为位线的厚度可以小于在与位线相同的金属层中提供的但是用于提供用于在存储器阵列外部的部件的电连接性的一个或多个金属互连的厚度。此类位线可以在不同于所述一个或多个金属互连的单独工艺中形成。在实施例中，存储器单元可以在后道工艺中形成。
- 具有强极化耦合的半导体存储器器件和设置其的方法-201910226421.9
- 乔治·阿德里安·基特尔;博尔纳·约瑟夫·奥布拉多维奇;瑞恩·迈克尔·哈彻;提塔什·拉克西特 - 三星电子株式会社
- 2019-03-25 - 2019-10-29 - H01L27/108
- 描述了具有强极化耦合的半导体存储器器件和设置该半导体存储器器件的方法。半导体存储器器件包括铁电电容器。铁电电容器包括第一电极、第二电极和位于第一电极和第二电极之间的多层绝缘体结构。多层绝缘体结构包括至少一层铁电层和至少一层介电层。所述至少一层铁电层和所述至少一层介电层共享至少一个界面并且具有强极化耦合。
- 一种半导体结构-201920432512.3
- 朱一明;平尔萱 - 长鑫存储技术有限公司
- 2019-03-29 - 2019-10-25 - H01L27/108
- 本实用新型提出一种半导体结构，涉及半导体生产技术领域，该半导体结构包括堆叠为一体的第一晶圆和第二晶圆；其中，所述第一晶圆包括电容区域和非电容区域；所述第二晶圆包括阵列区域和控制区域；所述电容区域和所述阵列区域相对应，所述非电容区域和控制区域相对应；所述第一晶圆和第二晶圆电连接。本实用新型提供的技术方案中的半导体结构由两个晶圆堆叠而成，相比较现有技术，可以提高半导体结构在晶圆上的密度和生产速度。
- 垂直1T-1C DRAM阵列-201780087747.7
- R·皮拉里塞泰;V·H·勒;G·杜威;A·A·夏尔马 - 英特尔公司
- 2017-03-31 - 2019-10-25 - H01L27/108
- 一种可编程阵列包括在衬底上的行中对准的多个单元，其中，多个单元中的每者包括可编程元件和晶体管，其中，晶体管包括主体，主体包括第一扩散区和处于第一扩散区上并由沟道分隔的第二扩散区，并且可编程元件设置于第二扩散区上。一种形成集成电路的方法包括：在衬底上的多个行中形成晶体管主体；将掩模材料形成为跨越主体的多个行；通过掩模材料蚀刻主体以限定晶体管主体的宽度尺寸；在蚀刻主体之后，将掩模材料的多个行中的每者图案化成多个个体掩模单元；以及利用可编程元件替换所述多个个体掩模单元中的每者。
- 包括超低K间隔件的半导体器件及其制造方法-201811620830.9
- 池连赫;文范浩;金仁祥 - 爱思开海力士有限公司
- 2018-12-28 - 2019-10-22 - H01L27/108
- 本申请公开了一种包括超低k间隔件的半导体器件及其制造方法。一种半导体器件，包括：位线结构，其包括位线接触插塞和在位线接触插塞上的位线；储存节点接触插塞；超低k间隔件，其包括与位线接触插塞的侧壁接触的间隙填充间隔件和与位线的侧壁接触的线型间隔件；以及低k间隔件，其形成在超低k间隔件的线型间隔件上以接触储存节点接触插塞，其中，间隙填充间隔件比线型间隔件厚。
- 自对准位线以及电容器过孔形成-201910155013.9
- A·A·夏尔马;V·H·勒;J·T·卡瓦列罗斯;T·加尼;Y·王;B·舒-金;S·希瓦拉曼 - 英特尔公司
- 2019-03-01 - 2019-10-18 - H01L27/108
- 描述了一种方法。所述方法包括：在位线接触部结构之上形成位线结构；在所述位线结构的顶表面和侧壁表面上形成第一材料，以建立用于过孔形成的台阶结构；以及在所述第一材料的顶表面上形成第二材料。通过对所述第二材料图案化形成电容器连接焊盘结构。
- 半导体元件及其制作方法-201710308679.4
- 张峰溢;邹世芳;童宇诚;郭明峰;陈立强 - 联华电子股份有限公司;福建省晋华集成电路有限公司
- 2017-05-04 - 2019-10-18 - H01L27/108
- 本发明公开一种半导体元件及其制作方法。该制作半导体元件的方法包括，首先形成一第一凹槽以及一第二凹槽于一基底内，然后形成一第一功函数金属层于第一凹槽及第二凹槽内，形成一图案化掩模覆盖第二凹槽，去除第一凹槽内的第一功函数金属层，形成一第二功函数金属层于第一凹槽及第二凹槽内，之后再形成一导电层于第一凹槽及第二凹槽内以形成一第一栅极结构以及一第二栅极结构。
- 动态随机存取存储器元件-201610843867.2
- 张凯钧;陈意维;郑存闵;蔡志杰;刘玮鑫;李瑞珉;张家隆 - 联华电子股份有限公司;福建省晋华集成电路有限公司
- 2016-09-23 - 2019-10-18 - H01L27/108
- 本发明公开一种动态随机存取存储器元件，包含基底、多个字符线与多个位线。字符线是设置在基底的第一沟槽内并沿着第一方向延伸。各字符线包含一阻障层，其中该阻障层具有一复合层结构包含TiSixNy，该复合层结构的底部的硅含量较高且该复合层结构的顶部的氮含量较高。位线则是设置在字符线上且沿着第二方向延伸，而第二方向则是横跨第一方向。
- 一种基于Mg2Si半导体材料的存储器-201920376582.1
- 王坤;肖清泉;张晋敏;王立;贺腾;王媛 - 贵州大学
- 2019-03-22 - 2019-10-08 - H01L27/108
- 本实用新型公开了一种基于Mg2Si半导体材料的存储器，它包括：Mg2Si衬底，Mg2Si衬底上设置有设置有第一存储单元，所述第一存储单元包括分区沟槽，分区沟槽边缘处设置有Mg2Si固定薄片，Mg2Si固定薄片顶端设置有绝缘晶片；分区沟槽两侧分别设置有源区和漏区，分区沟槽上设置有第一绝缘镀膜，第一绝缘镀膜上设置有栅极区，分区沟槽内设置有通电二极管，栅极区上设置Mg2Si隔离层（8），Mg2Si隔离层上设置有第二绝缘镀膜；第二绝缘镀膜上设置有第二存储单元；解决了现有的导电栓塞很容易发生偏移，从而使得所述导电栓塞与所述半导体衬底中的有源区的有效接触面积变小，使得所述导电栓塞与所述有源区的接触电阻及所述导电栓塞自身的电阻较大的问题。
- 一种三维存储器结构-201910415247.2
- 景蔚亮;张格毅;陈邦明 - 上海新储集成电路有限公司
- 2019-05-17 - 2019-10-01 - H01L27/108
- 本发明提供一种三维存储器结构，涉及集成电路领域，包含一衬底，于所述衬底上形成逻辑电路层，并于所述逻辑电路层上形成易失性存储层，随后于所述易失性存储层上形成三维存储层；所述易失性存储层中包括多个第一存储单元，所述第一存储单元为eDRAM存储单元；所述三维存储层中包括多个第二存储单元，所述第二存储单元为3D NAND存储单元；采用所述第一存储单元作为所述第二存储单元的缓存；每个所述第一存储单元包括一读晶体管、一写晶体管以及一电容，采用2T1C结构形成。本发明的有益效果：优化了现有三维存储器的结构，提高了存储密度，使得相同使用面积可以提供更多的存储单元。
- 在预先图案化的底部电极和阻挡氧化层上制造铁电随机存取存储器的方法-201680035827.3
- 孙山 - 赛普拉斯半导体公司
- 2016-07-18 - 2019-09-24 - H01L27/108
- 描述了F‑RAM单元的结构和制造方法。F‑RAM单元包括形成在预先图案化的阻挡结构之上和形成有预先图案化的阻挡结构的铁电电容器，预先图案化的阻挡结构具有平坦化/化学和/或机械抛光的顶表面。预先图案化的阻挡结构包括具有在阻氧层上的底部电极层的结构的多个阻氧层。底部电极层形成在其上形成的铁电电容器的底部电极的至少一部分。
- 一种制作半导体元件的方法-201810189348.8
- 陈柏均;张家隆;陈意维;刘玮鑫;蔡函原 - 联华电子股份有限公司;福建省晋华集成电路有限公司
- 2018-03-08 - 2019-09-17 - H01L27/108
- 本发明公开一种制作半导体元件的方法，其主要先形成一凹槽于一基底内，然后形成一非晶硅层于凹槽内，接着进行一氧化制作工艺将非晶硅层转换为一氧化硅层，再依序形成一阻障层以及导电层于凹槽内以形成一栅极结构。
- 动态随机存取存储器-201510734345.4
- 林志豪 - 华邦电子股份有限公司
- 2015-11-03 - 2019-09-17 - H01L27/108
- 本发明提供一种动态随机存取存储器，包括基底、多个隔离结构、多条埋入式字元线、多条位元线及多个电容器。基底包括多个主动区，主动区被配置成带状且排列成阵列。多个隔离结构设置于基底的沟渠中，各隔离结构设置于两个相邻主动区之间。埋入式字元线沿第一方向平行设置于基底的沟渠中，每一埋入式字元线将排列成同一列的主动区分为第一接触区与第二接触区。位元线沿第二方向平行设置于基底上，且横跨埋入式字元线。主动区的长边方向与第二方向呈现非正交，每一位元线连接排列成同一行的主动区的第一接触区。电容器分别电性连接主动区的第二接触区。因此可有效减少记忆单元间的干扰问题，并增加制程裕度。
- 制作半导体元件的方法-201611258720.3
- 张峰溢;邹世芳;李甫哲;郭明峰;陈立强 - 联华电子股份有限公司;福建省晋华集成电路有限公司
- 2016-12-30 - 2019-09-17 - H01L27/108
- 本发明公开一种制作半导体元件的方法。首先提供一基底，该基底上具有一存储区，然后形成一沟槽于基底内，形成一阻障层于沟槽内，形成一导电层于阻障层上，进行一第一蚀刻制作工艺去除部分导电层，之后再进行一第二蚀刻制作工艺去除部分阻障层，其中第二蚀刻制作工艺包含一无等离子体蚀刻制作工艺。
- 半导体栅极结构-201920184600.6
- 高玮 - 长鑫存储技术有限公司
- 2019-01-31 - 2019-09-17 - H01L27/108
- 本实用新型提供了一种半导体栅极结构，通过将金属栅极在栅极沟槽中的填充厚度降低至该栅极沟槽深度的1/7～2/5，以降低栅极电阻，增大器件电流，进而提高器件性能。
- 存储器阵列和存储器单元-201821956718.8
- H·埃尔迪拉尼;T·贝德卡尔拉茨;P·加利 - 意法半导体有限公司
- 2018-11-26 - 2019-09-13 - H01L27/108
- 本公开的实施例涉及存储器阵列和存储器单元。存储器阵列包括以行和列布置的Z2‑FET型存储器单元，其中每个存储器单元包括MOS型选择晶体管和与选择晶体管的第一导电类型的漏极区共用地共享的第一导电类型的第一区。存储器阵列的同一列的选择晶体管具有共用漏极区、共用源极区和共用沟道区。本实用新型的实施例能够在不增加芯片大小的情况下提高选择晶体管的电流承受能力。
- 存储器单元，具有个别地包括电容器及晶体管的存储器单元且包括多行存取线及多列数字线的阵列，2T-1C存储器单元，及形成具有电容器及上面的存取晶体管的阵列的方法-201780083169.X
- S·E·西里斯;D·V·N·拉马斯瓦米 - 美光科技公司
- 2017-12-26 - 2019-09-13 - H01L27/108
- 一种形成具有电容器及上面的存取晶体管的阵列的方法包括：将存取晶体管沟槽部分地形成到绝缘材料中。所述沟槽个别地包括纵向间隔开的经掩蔽部分及在所述沟槽中纵向地介于所述经掩蔽部分之间的纵向间隔开的开口。所述沟槽开口在其中具有在所述个别沟槽开口中且沿着所述个别沟槽开口抵靠所述沟槽的横向相对侧而纵向延伸的壁。通过所述壁之间及所述经掩蔽部分之间的所述沟槽开口的基底而移除位于所述沟槽开口下方的所述绝缘材料中的至少一些材料，以在低于所述壁的所述绝缘材料中形成个别电容器开口。在所述个别电容器开口中形成个别电容器。在所述个别沟槽中形成一排存取晶体管。所述排存取晶体管电耦合到沿着所述排的所述个别电容器。还揭示其它方面，包含独立于方法的结构。
- 用于将射频(RF)与直流(DC)能量耦合至一或多个公共电极的电容组件-201580014300.8
- 卡尔·约翰逊;莱斯·沃伊洛夫斯基;劳伦斯·A·林戈尔;杰弗里·路德维希 - 应用材料公司
- 2015-03-13 - 2019-09-13 - H01L27/108
- 本文提供耦接射频功率及直流功率至电极的电容组件及包含所述电容组件的基板支撑件的实施方式。在一些实施方式中，电容组件包含：第一导电板，以接收来自RF功率源的RF功率，第一导电板包含中心孔；至少一个电容，所述至少一个电容耦接至第一导电板并围绕中心孔；及第二导电板，第二导电板经由至少一个电容电性耦接至第一导电板，且第二导电板包含输入接嘴及至少一个输出接嘴，输入接嘴接收来自DC功率源的DC功率，至少一个输出接嘴将RF及DC功率耦接至电极。
- 个别地包含电容器及竖向延伸晶体管的存储器单元阵列，形成存储器单元阵列的层的方法，及形成个别地包含电容器及竖向延伸晶体管的存储器单元阵列的方法-201780082818.4
- D·V·N·拉马斯瓦米 - 美光科技公司
- 2017-12-22 - 2019-09-06 - H01L27/108
- 本发明揭示一种在阵列区域内形成存储器单元阵列的层的方法，所述存储器单元个别地包含电容器及竖向延伸晶体管，所述方法包含在所述层的所述阵列区域内使用两个且仅使用两个牺牲掩蔽步骤来形成所述存储器单元。本发明揭示其它方法及独立于制造方法的结构。
- 半导体结构-201510004754.9
- 李宗翰;施能泰;胡耀文 - 美光科技公司
- 2015-01-06 - 2019-08-30 - H01L27/108
- 本发明公开了一种半导体结构,包含有一半导体基底；一有源区,位于所述半导体基底中；两条沟槽,截穿过所述有源区并将所述有源区隔成一有源极区和两个漏极区；一马鞍形的N+/N‑/N+结构,位于所述有源区的所述有源极区中；以及两个N+漏极掺杂井分别位于所述两个漏极区中。
- 存储器单元、双晶体管单电容器存储器单元阵列、形成双晶体管单电容器存储器单元阵列的方法及用于制造集成电路的方法-201780082921.9
- 史考特·E·西利士 - 美光科技公司
- 2017-12-22 - 2019-08-30 - H01L27/108
- 本发明揭示一种双晶体管单电容器存储器单元，其包括相对于彼此横向位移的第一及第二晶体管。电容器位于所述第一及第二晶体管上方。所述电容器包括直接位于所述第一晶体管的第一节点上方且电耦合到所述第一节点的第一导电电容器节点。第二导电电容器节点直接位于所述第一及第二晶体管上方且电耦合到所述第二晶体管的第一节点。电容器绝缘体位于所述第一与第二电容器节点之间。所述第二电容器节点包括直接位于所述第二晶体管的所述第一节点上方的竖向延伸导电支柱。所述导电支柱具有水平横截面呈四边菱形形状的竖向外部分。还揭示包含存储器单元阵列的其它存储器单元及方法。
- 动态随机存取存储器元件-201710224324.7
- 蔡综颖;何建廷;魏铭德;冯立伟;王嫈乔 - 联华电子股份有限公司;福建省晋华集成电路有限公司
- 2017-04-07 - 2019-08-23 - H01L27/108
- 本发明公开一种动态随机存取存储器元件，其特征在于包含一基底、二埋入式字线以及一位线接触插塞。基底包含一第一主动区，其中第一主动区沿着一第一方向延伸。埋入式字线设置于基底中且跨设第一主动区，其中二埋入式字线沿着一第二方向延伸。位线接触插塞设置于基底上且重叠二埋入式字线之间的第一主动区，其中一第一边、一第二边、一第三边以及一第四边围绕成位线接触插塞，且第一边平行第三边而沿着一第三方向延伸，第二边平行第四边而沿着一第四方向延伸，其中第一方向平行第三方向且第二方向平行第四方向。
- 半导体结构、用于存储器元件的半导体结构及其制作方法-201710116628.1
- 永井享浩 - 联华电子股份有限公司;福建省晋华集成电路有限公司
- 2017-03-01 - 2019-08-23 - H01L27/108
- 本发明公开一种半导体结构、用于存储器元件的半导体结构及其制作方法，该用于存储器元件的半导体结构包含有一定义有一存储单元区与一周边电路区的基底、至少一形成于该周边电路区内的主动区域、一设置于该周边电路区内的该主动区域内的埋藏式字符线结构、一设置于该埋藏式字符线结构上的信号线结构、至少一设置于该存储单元区内的位线接触插塞、以及一设置于该埋藏式字符线结构与该信号线结构之间的绝缘层。此外，绝缘层电性隔离该埋藏式字符线结构与该信号线结构。
- 半导体存储器结构-201710131023.X
- 冯立伟;何建廷;童宇诚 - 联华电子股份有限公司;福建省晋华集成电路有限公司
- 2017-03-07 - 2019-08-23 - H01L27/108
- 本发明公开一种半导体存储器结构，包含有一基底，该基底上包含有一存储单元区、一周边电路区、以及一存储单元边缘区。该半导体存储器结构还包含有多个形成于该存储单元区内、该存储单元边缘区内、以及该周边电路区内的主动区域，以及至少一设置于该存储单元边缘区内的该多个主动区域上的虚置位线。该虚置位线沿一第一方向延伸，且在一第二方向上与至少二个该主动区域重叠，该第一方向与该第二方向彼此垂直。该虚置位线还包含一第一内直线部分与一外直线部分，该第一内直线部分与该外直线部分包含不同的厚度与不同的间隙壁。
- 半导体元件及其制作方法-201611197883.5
- 冯立伟;王嫈乔;林裕杰;何建廷 - 联华电子股份有限公司;福建省晋华集成电路有限公司
- 2016-12-22 - 2019-08-23 - H01L27/108
- 本发明公开一种半导体元件及其制作方法。该半导体元件包含有一定义有至少一存储区域的基底、一形成于该基底上的网目型隔离结构、以及多个存储电极接触插塞。该存储区域内设置有多个存储单元。该网目型隔离结构包含有多个基本上同质的介电侧壁，以及多个由该多个介电侧壁定义的第一开口。该多个存储电极接触插塞分别设置于该多个第一开口内，且分别与该多个存储单元电连接。
- 半导体存储装置的制作方法-201611256275.7
- 张峰溢;李甫哲;蔡建成;黄丰铭;朱贤士 - 联华电子股份有限公司;福建省晋华集成电路有限公司
- 2016-12-30 - 2019-08-23 - H01L27/108
- 本发明公开一种半导体存储装置的制作方法，包括下列步骤。在一半导体基底上形成多个位线结构，且在多个位线结构之间形成多个存储节点接触。存储节点接触的方法包括于半导体基底上形成多个导电图案，并对导电图案进行一回蚀刻制作工艺，用以降低导电图案的高度。在多个导电图案之间形成多个隔离图案，且隔离图案于形成导电图案的步骤之后以及回蚀刻制作工艺之前形成。本发明的制作方法是利用先形成导电图案再于导电图案之间形成隔离图案的方式来形成存储节点接触，由此达到制作工艺简化以及制作工艺良率提升的效果。
- 集成存储器、集成组合件及形成存储器阵列的方法-201780082408.X
- D·V·N·拉马斯瓦米 - 美光科技公司
- 2017-12-13 - 2019-08-23 - H01L27/108
- 一些实施例包含具有电容器阵列的集成存储器。所述阵列具有边缘。沿所述边缘的所述电容器是边缘电容器，且所述其它电容器是内部电容器。所述边缘电容器具有面向所述内部电容器的内边缘，且具有与所述内边缘成对置关系的外边缘。绝缘梁横向延伸在所述电容器之间。所述绝缘梁沿所述电容器的上区域。第一空隙区域位于所述绝缘梁下方，沿所述内部电容器的下区域，且沿所述边缘电容器的所述内边缘。所述绝缘梁的外围延伸部从所述边缘电容器向外横向延伸，且第二空隙区域位于所述外围延伸部下方且沿所述边缘电容器的所述外边缘。一些实施例包含具有彼此上下堆叠的两个或更多个存储器阵列组的集成组合件。一些实施例包含形成存储器阵列的方法。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
