[发明专利]一种用于精确定位大尺寸器件的小缺陷失效地址的方法在审
| 申请号： | 201711182111.9 | 申请日： | 2017-11-23 |
| 公开（公告）号： | CN108010556A | 公开（公告）日： | 2018-05-08 |
| 发明（设计）人： | 周莹;张顺勇;卢勤 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | G11C29/08 | 分类号： | G11C29/08 |
| 代理公司： | 北京辰权知识产权代理有限公司 11619 | 代理人： | 刘广达 |
| 地址： | 430074 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种用于精确定位大尺寸器件的小缺陷失效地址的方法，所述方法包括如下步骤：步骤一，将有缺陷的样品处理到钨栓塞层，使用扫描电镜观察存在缺陷的区域器件表面结构；步骤二，扫描电镜记录大尺寸器件栅极/源极/漏极/衬底的表面电压衬度；步骤三，使用纳米点针台对大尺寸器件栅极和源极/漏极的两端进行电流量测，得到测量电流数据；步骤四，通过对比各测量电流数据，取电流最大的一组作为存在小缺陷失效地址。本发明用于精确定位大尺寸器件的小缺陷失效地址的新方法，能够克服传统分析方法在含有小缺陷的大尺寸器件精确定位中的困难，使得小缺陷的大尺寸器件失效位置的定位更加精确，便捷。 | ||
| 搜索关键词： | 一种 用于 精确 定位 尺寸 器件 缺陷 失效 地址 方法 | ||
【主权项】：
1.一种用于精确定位大尺寸器件的小缺陷失效地址的方法，其特征是，包含以下步骤：步骤一，将有缺陷的样品处理到钨栓塞层，使用扫描电镜观察存在缺陷的区域器件表面结构；步骤二，扫描电镜记录大尺寸器件栅极/源极/漏极/衬底的表面电压衬度；步骤三，使用纳米点针台对大尺寸器件栅极和源极/漏极的两端进行电流量测，得到测量电流数据；步骤四，通过对比各测量电流数据，取电流最大的一组作为存在小缺陷失效地址。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711182111.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种存储设备数据丢失测试方法、装置、介质及设备-202311178413.4
- 潘慧敏;赵啟鹏 - 合肥康芯威存储技术有限公司
- 2023-09-13 - 2023-10-20 - G11C29/08
- 本发明涉及存储设备测试技术领域，公开了一种存储设备数据丢失测试方法，包括：根据第一数据写入参数向所述存储设备的第一存储单元写入第一数据，所述第一数据写入参数包括第一数据的大小、类型、位置以及执行测试步骤的次数；对写入第一数据后的所述存储设备执行下电操作；读取下电后存储设备的第一存储单元中的第二数据；获取所述第一数据与所述第二数据之间的差异数据作为丢失数据。本发明解决现有方法无法自动化获取写XLC block时丢失最大数据量的问题。
- 一种基于固态硬盘现代待机的测试方法及测试平台-202311171240.3
- 周佳宇 - 江苏华存电子科技有限公司
- 2023-09-12 - 2023-10-20 - G11C29/08
- 本发明提出了一种基于固态硬盘现代待机的测试方法及测试平台，其通过模拟实际使用场景下的待机操作，更加准确的评估固态硬盘现代待机的性能，完善了对于固态硬盘现代待机的测试方法，其特征在于：所述测试方法包括以下步骤：步骤1、搭设测试环境；步骤2、检查固态硬盘是否具备现代待机的能力；步骤3、在固态硬盘上安装操作系统和测试程序，并将固态硬盘与主机模块连接；步骤4、通过控制模块设置测试参数；步骤5、执行测试程序；步骤6、通过数据采集模块记录每次测试采集到的测试数据，并进行整理和分析；步骤7、结束测试，进行性能评估。
- 测试用转接装置、测试系统及固态硬盘-202110700881.8
- 武恒文;朱玥琦 - 长江存储科技有限责任公司
- 2021-06-18 - 2023-10-20 - G11C29/08
- 本申请提供了一种测试用转接装置、测试系统及固态硬盘。该测试用转接装置包括：电路板，电路板配置有第一转接线路和第二转接线路；产品插槽，其适于与第一接口类型的待测试产品电连接，并具有与第一转接线路电连接的空引脚、以及用于传输信号的第一功能引脚；转接插头，其被配置为第一接口类型，并具有通过第二转接线路与第一功能引脚电连接的第二功能引脚；以及转接部，其与第一转接线路电连接，并具有用于与主机电连接的接口，其中接口被配置为不同于第一接口类型的第二接口类型。
- 脉冲干扰监测系统及离子植入机-201980047800.X
- 基斯·E·卡威尔 - 瓦里安半导体设备公司
- 2019-07-11 - 2023-10-20 - G11C29/08
- 本发明公开一种脉冲干扰监测系统及离子植入机。脉冲干扰监测系统容许从一个或多个通道俘获电压及电流数据。另外，还可俘获在脉冲干扰之前出现的电压及电流数据以供进一步分析。数据量可为数千或数百万个字节。另外，可对脉冲干扰的包括上阈值、下阈值及持续时间在内的说明进行编程。这容许在需要时忽略电压或电流的虚假扰动。此外，在需要时，可在存储在存储器中之前对电压及电流数据进行滤波。此数据稍后可由主控制器重试并被分析，以确定脉冲干扰的潜在原因及潜在的补救动作。
- 一种感应放大器性能的检测方法、存储芯片-202210291541.9
- 楚西坤 - 长鑫存储技术有限公司
- 2022-03-23 - 2023-10-03 - G11C29/08
- 本申请实施例提供一种感应放大器性能的检测方法、存储芯片。其中，所述方法包括：对位于同一列的一组存储单元中的目标存储单元至少执行一次如下循环步骤，其中：所述一组存储单元包括目标存储单元和与所述目标存储单元连续的N个存储单元，所述N为大于等于2的正整数；在执行第一写操作过程中，向所述一组存储单元中写入检测数据，其中，所述检测数据中写入所述目标存储单元的数据为检测位元数据；在执行第一读操作过程中，控制所述目标存储单元的驱动位线和参考位线的预充电时长为检测时长后，读取所述目标存储单元上的目标数据；基于所述检测位元数据与所述目标数据的一致性，检测所述目标存储单元的感应放大器在所述检测时长下的性能。
- 存储器测试方法及装置、介质及设备-202210293283.8
- 楚西坤 - 长鑫存储技术有限公司
- 2022-03-23 - 2023-10-03 - G11C29/08
- 本公开是关于一种存储器测试方法、存储器测试装置、计算机可读存储介质及电子设备，涉及集成电路技术领域。该存储器测试方法包括：在存储阵列的各存储单元中均写入第一数据；使能数据掩码模式，在所述存储阵列的各所述存储单元中均写入第二数据；使能漏电模式，在所述存储阵列的待测列所对应的存储单元中写入第一数据；预设漏电时间后，关闭所述漏电模式，并读取所述待测列所对应的存储单元中的数据进行测试，以确定所述存储阵列中是否存在同开的至少两列。本公开可以对行解码器是否失效进行测试。
- 用于进行掉电测试的方法、装置和系统-202111114138.0
- 李波 - 长江存储科技有限责任公司
- 2021-09-23 - 2023-10-03 - G11C29/08
- 提供了一种用于进行掉电测试的方法。该方法包括：在电子设备被上电之后执行多个程序，其中，所述多个程序中分别嵌入有标志位；以及将所述多个程序中的在所述电子设备发生掉电的时刻正在执行的相应的一个程序中的标志位的标记状态设置为第一标记状态，其中，所述标记状态包括第一标记状态和第二标记状态，所述第二标记状态与所述第一标记状态不同。通过这样的用于进行掉电测试的方法可以有助于优化整个掉电测试的过程，进而实现电子设备中的多个程序被掉电测试来测试到的频次可以是尽量均等的。
- 一种测试方法及测试装置-202310857203.1
- 朱智惟;陈宏宗 - 长鑫科技集团股份有限公司
- 2023-07-12 - 2023-09-29 - G11C29/08
- 本公开实施例提供了一种测试方法，用于测试被测芯片，被测芯片包括至少一个外部管脚和至少一个内部管脚，外部管脚为被引出连接至测试探针的数据管脚，内部管脚为未被引出连接至测试探针的数据管脚，该方法包括：确定测试管脚；测试管脚为不存在缺陷的外部管脚，测试管脚与N个内部管脚连接，N为大于0的整数；通过测试管脚向N个内部管脚中写入预设数据序列；对N个内部管脚进行数据读取，确定目标数据序列；根据预设数据序列和目标数据序列，确定测试结果。这样，可以实现在测试探针的资源有限的情况下，准确定位出发生缺陷的内部管脚，从而给工程分析提供了更加便利和精准的数据。
- 存储芯片的测试方法及设备-202210246819.0
- 第五天昊 - 长鑫存储技术有限公司
- 2022-03-14 - 2023-09-22 - G11C29/08
- 本公开实施例提供了一种存储芯片的测试方法及设备，涉及半导体技术领域，包括：在待测存储芯片的存储单元中写入测试数据，该待测存储芯片包括多列存储单元；从上述存储单元中读取存储数据；其中，在从上述存储单元中读取存储数据时，待测存储芯片使用的tCCD小于待测存储芯片的标准tCCD；根据上述测试数据与存储数据，生成待测存储芯片的测试结果。本公开实施例通过改变待测存储芯片的工作参数tCCD，使待测存储芯片的读取环境变得更严格，通过对比写入的测试数据与读取到的存储数据，即可准确判断出待测存储芯片是否存在异常，可以有效提升存储芯片的检测准确率，进而提升存储芯片的良率。
- 存储器阵列测试方法和系统-202110592130.9
- 黄健豪;姜慧如;吴正一;林仲德 - 台湾积体电路制造股份有限公司
- 2021-05-28 - 2023-09-22 - G11C29/08
- 本发明的实施例公开了一种存储器阵列测试方法和系统。一种测试非易失性存储器(NVM)阵列的方法，包括：将该NVM阵列加热到目标温度。在将该NVM阵列加热到该目标温度的同时，通过测量该NVM阵列的NVM单元子集的多个电流来获得电流分布，将该NVM阵列的每个NVM单元编程为逻辑高状态或逻辑低状态中的一种，并且对该NVM阵列的每个NVM单元执行第一通过/未通过(P/F)测试和第二通过/未通过(P/F)测试。基于该电流分布以及该第一P/F测试和该第二P/F测试来计算误码率。
- 一种芯片功能安全ASIL等级评估方法-202310717871.4
- 李鸿鹏;奚文霞;胡济民;王喜洋;郑子健;张殿明;王丽娟;郭伟;秦跃;李波;夏显召;张伟;付越;郭瑞玲 - 中国汽车技术研究中心有限公司;中汽研（天津）汽车工程研究院有限公司
- 2023-06-16 - 2023-09-19 - G11C29/08
- 本发明公开了一种芯片功能安全ASIL等级评估方法，包括：步骤1：输入待评估芯片相关的技术文档；步骤2：根据审核清单对技术文档进行功能安全流程审核；步骤3：选定待评估芯片所有安全模块，确定安全模块的失效模式以及能够覆盖对应失效模式的安全机制；步骤4：通过故障注入测试安全机制的实现情况并评估安全机制的诊断覆盖率；步骤5：计算待评估芯片的SPFM、LFM和PMHF指标值；步骤6：评估结果分析；步骤7：生成芯片功能安全评估报告，包括评估通过/不通过情况。本发明通过功能安全开发流程、硬件指标、诊断覆盖率等要求来评估芯片功能安全实现情况。为车规功能安全芯片提供了评估流程和评估方法。
- 内存质量检测方法及系统-202310594223.4
- 庞潇 - 苏州浪潮智能科技有限公司
- 2023-05-24 - 2023-09-15 - G11C29/08
- 本发明提供一种内存质量检测方法及系统，该方法包括：基于第一预设内存测试参数，对待检测内存进行内存测试，若测试通过，确定待检测内存的质量等级为第一等级；若测试未通过，基于第二预设内存测试参数，对待检测内存进行内存测试，若测试通过，确定待检测内存的质量等级为第二等级；其中，第一预设内存测试参数和第二预设内存测试参数是基于多个不同加严程度的内存测试参数对样本内存进行测试所得到的测试结果确定得到的；第一等级对应的内存质量高于第二等级。本发明基于不同加严程度的内存测试参数对样本内存进行测试得到的多种预设内存测试参数，对待检测内存进行质量等级检测，实现了内存质量的精细化等级划分。
- 一种存储器测试装置-201911310450.X
- 姜曾;杨超;马天赐;刘建明;陈瑶;陈六赢 - 成都华微电子科技股份有限公司
- 2019-12-18 - 2023-09-15 - G11C29/08
- 本发明属于数字集成电路测试领域，具体涉及一种存储器测试装置。该测试装置包括：储器集成测试平台MITP和PC机，所述MITP包括Spartan6 FPGA最小系统、电源配电网络PDN、串口电路、LED电路和存储器测试接口电路。可用于FPGA配置存储器在常温环境下的全擦除及多种数据的全编程、校验、串并配置输出等功能测试，以及具有JEDEC标准的Nand Flash在不同工作模式下的全编程、棋盘或March校验等功能测试。能有效提高芯片的测试效率、降低测试成本。
- 磁盘阵列性能测试方法及计算设备-202310573601.0
- 洪潮;俞伟生 - 超聚变数字技术有限公司
- 2023-05-17 - 2023-09-08 - G11C29/08
- 本申请实施例提供了一种磁盘阵列性能测试方法及计算设备，涉及服务器技术领域。该方法中，在需要测试磁盘阵列的性能数据时，获取待测试磁盘阵列的配置参数和硬盘性能数据，并通过将配置参数和硬盘性能数据输入预测模型，得到待测试磁盘阵列的性能数据。由于无需将不同磁盘阵列实际应用于具体计算设备逐一进行性能测试，换言之，不需要搭建实际的运行环境对不同磁盘阵列逐一进行性能测试，因此，不仅能够降低测试成本，还提高了性能数据的获取便利性，简化了性能测试方法的实现逻辑，从而提高了测试效率，进而有助于快速完成海量磁盘阵列的性能数据的测试。
- 一种SSD中优化NAND Flash读参考电压的方法-201911410230.4
- 刘凯;王璞;曹成 - 山东华芯半导体有限公司
- 2019-12-31 - 2023-09-08 - G11C29/08
- 本发明公开一种SSD中优化NAND Flash读参考电压的方法，本方法首先确定影响NAND Flash读参数的影响因素，然后对确认的影响因素进行区间划分，选取一定数量的block作为样本进行测试，写入随机数据，根据划分的影响因素区间，在不同类型组合情况下对数据进行校验，找到每个PT的最优读参数，基于最优读参数对应的影响因素生成读参数列表并保存到DDR的指定位置，读取数据时，根据需要读取的数据所在block的情况定位到DDR中读参数列表的对应位置，然后使用读参数列表中保存的最优读参数去读取该block中的page。本发明能减少ECC错误发生的概率，从而保证SSD的读性能的稳定。
- 测试方法、计算机设备和计算机可读存储介质-202210177147.2
- 宋标 - 长鑫存储技术有限公司
- 2022-02-24 - 2023-09-05 - G11C29/08
- 本申请涉及一种测试方法、计算机设备和计算机可读存储介质。所述测试方法，包括：对目标存储单元写入第一数据；对所述目标存储单元进行反写；读取反写后的所述目标存储单元内存储的第二数据；判断所述第二数据与所述第一数据是否相同；当所述第二数据与所述第一数据相同时，判定所述目标存储单元的写恢复时间失效。本申请能够对写恢复时间失效有效测试。
- 数据传输/测试电路、方法及存储器-202210174496.9
- 陆天辰;邹晓赛 - 长鑫存储技术有限公司
- 2022-02-24 - 2023-09-05 - G11C29/08
- 本公开实施例涉及一种数据传输/测试电路、方法及存储器，数据传输电路包括字线数据读出模块及数据选择器，字线数据读出模块用于在各所述存储体中字线被激活的情况下，响应读命令，读出多条被激活字线上的数据后，按照预设压缩方式将读出数据压缩成第一预设位数的并行数据后输出；数据选择器与所述字线数据读出模块连接，用于根据接收的预设时钟信号、读命令、压缩模式使能信号及压缩模式控制信号将并行数据转化为第二预设位数的串行数据后输出，所述第二预设位数小于所述第一预设位数。本公开实施例能够提高数据读出的效率，减小数据传输电路的体积，减少对存储器的数据传输端口的占用，降低数据传输能耗，提高半导体存储产品的性能。
- 用于系统调试的内部数据可用性-202211501631.2
- 克里斯蒂安·N·默尔;斯科特·E·史密斯;马诺杰·维贾伊 - 美光科技公司
- 2022-11-28 - 2023-08-29 - G11C29/08
- 本公开涉及用于系统调试的内部数据可用性。本文中呈现的实施例涉及测试及/或调试存储器模块(例如双列直插式存储器模块DIMM)的存储器装置且不必从对应计算装置移除所述DIMM且不必中断所述计算装置的操作。可基于故障消息识别特定存储器装置(例如DRAM)用于测试及/或调试。然而，所述故障消息可不识别造成所述故障的所述模块的特定位置或硬件。本文中呈现的实施例提供技术来获得分析数据以确定及/或递送所述故障的原因，同时减少或消除所述计算装置的停机时间。这样做的测试模式可包含同步测试模式、异步测试模式及模拟比较模式。测试模式可基于所述故障或待测试或调试的所述DRAM的信号/功能来选择。
- 一种用于闪存芯片的自动化测试设备及其测试方法-202310669887.2
- 王玉伟;孙丹归;郑双桥;邹小玲 - 深圳市卓然电子有限公司
- 2023-06-07 - 2023-08-29 - G11C29/08
- 本发明公开了一种用于闪存芯片的自动化测试设备及其测试方法，涉及芯片测试技术领域，解决了对于处于正常状态下的闪存芯片，并未进行多方面分析，并不清楚此闪存芯片的可靠度，其整体测试并不全面的技术问题，根据具体的参数，将闪存芯片划分为正常芯片或异常芯片，针对于正常芯片，对其进行高温以及电压加速测试，并根据测试数值，判定正常芯片在使用过程中，是否存在不可靠情况，并进行展示，采用此种行驶，将正常芯片进行多方面测试，提升芯片测试的全面性以及准确度，对异常芯片进行极限测试，确定异常芯片的输出参数，并分析此参数是否符合规定，根据测试结果，判定异常芯片是否处于故障状态，提升异常芯片的全面度。
- 一种电能表存储器寿命测试方法及装置-202110707758.9
- 赵闻;张捷;钱斌;招景明;肖勇;李嘉杰;罗鸿轩;宋鹏;李倩 - 广东电网有限责任公司计量中心;南方电网科学研究院有限责任公司
- 2021-06-24 - 2023-08-25 - G11C29/08
- 本发明公开了一种电能表存储器寿命测试方法及装置，用于解决如何检测电能表存储器的寿命的技术问题。其中，方法包括：对存储器执行电特性测试，判断存储器与探针卡是否接触良好；若是，对存储器执行初始化测试，确定存储器的数据保持能力测试数据；对存储器进行循环擦写，得到擦写测试数据；在循环擦写过程中执行功能校验测试、擦写速度测试和编程窗口测试，获取循环测试数据；根据数据保持能力测试数据、擦写测试数据和循环测试数据，确定存储器的寿命。
- 一种SRAM接触插塞测试结构-202310485965.3
- 谷东光;应翌黛;常建光 - 上海积塔半导体有限公司
- 2023-04-28 - 2023-08-22 - G11C29/08
- 本发明公开了一种SRAM接触插塞测试结构。所述SRAM接触插塞测试结构通过基于SRAM存储单元版图的真实结构环境设置接触插塞测试结构，将部分有源区进行分隔，并将分隔后的有源区上的部分正常接触插塞设置为共享接触插塞，保持接触插塞周围结构基本不变的情况下形成接触插塞串联结构，串联结构以外的组件作为虚拟图案不形成电路，不影响测量结果，实现模拟SRAM存储单元版图真实结构环境对共享接触插塞性能进行测试，以减少共享接触插塞接触不良问题。
- 测试数据预置方法、装置、固态硬盘和存储介质-202310722979.2
- 张亚南;黄智林 - 成都芯盛集成电路有限公司
- 2023-06-16 - 2023-08-22 - G11C29/08
- 本申请实施例提出一种测试数据预置方法、装置、固态硬盘和存储介质，涉及固态硬盘技术领域。固态硬盘可接收数据预置指令；数据预置指令包括数据设置参数以及写入设置参数；根据数据设置参数生成样本数据，并根据写入设置参数将样本数据作为预置数据写入固态硬盘。通过该方式，可无需主机软件向固态硬盘写入预置数据，而是固态硬盘自行生成并写入，因此可以提高写入效率，且无需额外占用主机资源。
- 一种eMMC芯片缺陷检测方法、装置、电子设备及存储介质-202310611538.5
- 张帆;许展榕;赖志铭;陈四平;周章菊 - 合肥康芯威存储技术有限公司
- 2023-05-24 - 2023-08-15 - G11C29/08
- 本申请提供一种eMMC芯片缺陷检测方法、装置、电子设备及存储介质，该方法包括：发送缺陷检测指令至所述待测试芯片，所述缺陷检测指令用以指示所述待测试芯片在识别到CMD63时进行记录；在接收到所述待测试芯片返回的缺陷检测指令响应后判断是否需要再一次发送缺陷检测指令；若是，则在接收所述缺陷检测指令响应达到预设间隔时长后再一次发送所述缺陷检测指令至所述待测试芯片；若否，则在接收所述缺陷检测指令响应达到预设间隔时长后从所述待测试芯片获取CMD63的记录数据，并根据所述CMD63的记录数据确定所述待测试芯片是否存在缺陷。该方法可以在对eMMC芯片进行封装测试时检测出存在缺陷的eMMC芯片。
- 控制器及其操作方法以及包括控制器的存储器系统-202010081075.2
- 金度贤 - 爱思开海力士有限公司
- 2020-02-06 - 2023-08-15 - G11C29/08
- 本发明公开了一种控制器、控制器的操作方法以及包括控制器的存储器系统。一种控制器的操作方法，该控制器控制包括非易失性存储器装置的存储器系统，该非易失性存储器装置包括多个数据存储区域，该操作方法可以包括：从主机接收命令；通过确认接收的命令是否具有保留区域来确定接收的命令中是否包括先决条件命令；通过根据接收的命令中包括的先决条件命令，对非易失性存储器装置执行安全擦除和模式化，来将存储器系统切换到先决条件状态。
- 内存芯片测试治具的配置方法、装置、设备及存储介质-202310460687.6
- 叶德明 - 深圳市晶存科技有限公司
- 2023-04-21 - 2023-08-11 - G11C29/08
- 本申请实施例提供了一种内存芯片测试治具的配置方法、装置、设备及存储介质，该方法包括：获取内存芯片测试治具的BIOS文件和初始内存芯片的初始芯片参数，BIOS文件包括多个按顺序排列的配置数据，初始内存芯片与BIOS文件对应；根据初始芯片参数，对BIOS文件进行匹配处理，在BIOS文件中确定目标数据块，目标数据块包括多个相邻的配置数据，目标数据块用于表征内存SPD信息；接收目标内存芯片的目标芯片参数；根据目标芯片参数，对目标数据块进行更新处理，以更新BIOS文件；将更新后的BIOS文件写入至内存芯片测试治具，以刷新内存芯片测试治具的BIOS版本，刷新后的BIOS版本与目标内存芯片匹配。本申请实施例能够提高测试效率和降低人工成本。
- 一种双端口SRAM读写性能的测试方法、装置及计算机设备-202310545611.3
- 栾玉雪;王帆;孙海涛 - 山东云海国创云计算装备产业创新中心有限公司
- 2023-05-12 - 2023-08-11 - G11C29/08
- 本发明提出了一种双端口SRAM读写性能的测试方法、装置及计算机设备，其中，方法包括：对待测的双端口SRAM执行全盘写操作；在双端口SRAM满盘的状态下强制对指定的block执行GC操作，GC操作包括读数据、重写或擦除数据；在使得指定的block执行GC操作的过程中，随机指定第一端口执行下电操作，并使得第二端口处于上电状态；在预设时间后对第一端口上电，并对第一端口读写范围内的block进行数据校验。本发明通过在双端口SRAM满盘的状态下执行GC操作，并验证在此过程中任意一个端口或双端口同时执行下电操作对双端口SRAM读写功能影响，并通过对应端口恢复上电后的数据校验进行性能验证，由于GC操作包含读数据、重写或擦除数据等操作，因此能够实现基于指定block的全面验证。
- 一种在研发阶段测试SSD稳定性的方法、系统、设备和介质-202110867278.9
- 杨永峰 - 苏州浪潮智能科技有限公司
- 2021-07-29 - 2023-08-08 - G11C29/08
- 本发明提出了一种在研发阶段测试SSD稳定性的方法、系统、设备和介质。该方法包括采用已经出货量产的SSD搭配多台配置相同的服务器进行测试，选出最稳定的服务器作为基准服务器；将待引入测试的SSD在所述基准服务器上进行多次稳定性测试；选取一组测试数据作为基准数据，其余测试数据与基准数据进行对比，以完成SSD稳定性测试。基于该方法，本发明还提出了一种在研发阶段测试SSD稳定性的系统、设备和存储介质。本发明可以有效的测试运行中的SSD是否稳定，并且从研发阶段就拦截到SSD的稳定性问题并解决，免上线出货后SSD的突发稳定性跌落问题，节省后续因SSD客诉问题产生的人力成本及物料成本。
- 一种对PMEM内存进行分等级评价的方法及装置-202110959424.0
- 梁恒勋 - 苏州浪潮智能科技有限公司
- 2021-08-20 - 2023-08-08 - G11C29/08
- 本发明提供一种对PMEM内存进行分等级评价的方法及装置，所述方法包括如下步骤：S 1.将PMEM内存按照工作模式进行测试项分层；S2.获取PMEM内存样本集合，并按照分层的测试项进行测试，记录分层的测试结果；S3.计算PMEM内存样本集合内测试结果的概率分布函数；S4.在概率分布函数上划分级别区间，并为每个级别区间设定权值，再统计每个级别区间内测试结果的数量，并为每个PMEM内存进行加权求和，得到评价指标；S5.将每个PMEM内存按照评价指标进行分级评价。本发明实现对PMEM内存进行分等级评价，以便进行PMEM内存质量排序、功能推荐和风险预警。
- 基于字线的芯片性能测试方法、装置、设备及介质-202310477357.8
- 胡鸿源;贺乐;赖鼐;龚晖 - 深圳市晶存科技有限公司
- 2023-04-27 - 2023-07-25 - G11C29/08
- 本申请实施例提供了基于字线的芯片性能测试方法、装置、设备及介质，通过对样本芯片进行可靠性测试，确定样本芯片的闪存块中的多个弱字线；统计多个弱字线在样本芯片的闪存块中的分布规律；根据分布规律对测试芯片的闪存块中的多个字线进行采样得到目标字线，对测试芯片的目标字线进行标记得到目标芯片；对目标芯片进行性能测试，得到性能测试结果；通过根据弱字线的分布规律确定测试芯片的目标字线，只对目标字线所对应的情况进行性能测试，避免对测试芯片的所有字线均进行性能测试，减少了测试芯片的用量，节约了测试成本，提高了测试效率。
- 专利分类
