“常建光”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果54个，建议您升级VIP下载更多相关专利

[发明专利]一种电动车智能充电柜灭火装置-CN202310851213.4在审
发明人： 常建光;李永停 -专利权人：上海贡氪智能科技有限公司
申请日： 2023-07-12 - 公布日： 2023-10-24 - 主分类号： A62C3/16 文献下载
摘要：本发明涉及电动车技术领域，且公开了一种电动车智能充电柜灭火装置，包括充电壳，所述充电壳的侧面上开设有充电槽，所述充电槽的底部转动连接有柜门，所述柜门的侧面上安装有把手，所述充电壳的侧面上设置有连接线，所述充电槽的内部设置有用于灭火的灭火机构，所述充电槽的内部设置有用于对柜门进行紧锁的紧锁机构，所述充电槽的底部设置有用于断电保护的保护机构，设有灭火机构，当充电槽内部发生火灾时，充电槽内部的温度会升高，温度会对膨胀槽内部的空气进行加热，膨胀槽内部的空气会受热膨胀，气体会推动挡板在滑动槽内部滑动，实现对进气管打开，出气管进行闭合，储气罐内部的七氟丙烷气体喷出，实现对火灾的灭火。
一种电动车智能充电灭火装置

[外观设计]充电柜（12门）-CN202330331084.7有效
发明人： 常建光 -专利权人：上海贡氪智能科技有限公司
申请日： 2023-05-31 - 公布日： 2023-10-13 - 主分类号： 13-02 文献下载
摘要：1.本外观设计产品的名称：充电柜（12门）。2.本外观设计产品的用途：用于给蓄电池充电。3.本外观设计产品的设计要点：在于形状。4.最能表明设计要点的图片或照片：立体图。
充电 12

[外观设计]充电柜（8门）-CN202330330896.X有效
发明人： 常建光 -专利权人：上海贡氪智能科技有限公司
申请日： 2023-05-31 - 公布日： 2023-10-10 - 主分类号： 13-02 文献下载
摘要：1.本外观设计产品的名称：充电柜（8门）。2.本外观设计产品的用途：用于给蓄电池充电。3.本外观设计产品的设计要点：在于形状。4.最能表明设计要点的图片或照片：立体图。
充电

[发明专利]一种锂离子电池灭火剂及其制备方法与应用-CN202310767140.0在审
发明人： 常建光;李永停 -专利权人：上海贡氪智能科技有限公司
申请日： 2023-06-27 - 公布日： 2023-09-29 - 主分类号： A62D1/00 文献下载
摘要：本发明涉及消防灭火剂技术领域，尤其涉及一种锂离子电池灭火剂，其原料按质量份配比包括800‑1000份复合改性蛭石、5000‑6000份水凝胶，复合改性蛭石由膨胀蛭石和改性灭火材料组成，改性灭火材料按质量份配比包括80‑120份全氟己酮、600‑700份去离子水、140‑160份氟碳类有机物、140‑160份碳氢表面活性剂、15‑20份多元醇类、40‑60份无机盐类粉末、90‑110份溴化阻燃剂；本发明通过水凝胶包裹复合改性蛭石，使得复合改性蛭石在着火区域释放出改性灭火材料，减少了改性灭火材料的浪费，所述锂离子电池灭火剂可以在较低用量情况下实现灭火；同时，复合改性蛭石在释放出改性灭火材料后，其独特的多孔结构继续吸附锂离子电池火灾中产生的有毒有害气体，阻止了锂电池火灾对人体的二次伤害。
一种锂离子电池灭火剂及其制备方法应用

[实用新型]一种智能充电柜的自动监测装置-CN202321140801.9有效
发明人： 常建光;李永停 -专利权人：上海贡氪智能科技有限公司
申请日： 2023-05-12 - 公布日： 2023-09-19 - 主分类号： H02J7/00 文献下载
摘要：本实用新型属于充电柜技术领域，具体为一种智能充电柜的自动监测装置，包括柜体，所述柜体均匀设置有充电腔，所述充电腔内置有电池，每个所述充电腔和电池之间安装有启动器，任一所述充电腔中启动器与其相邻四组所述充电腔中启动器非门连接，所述充电腔底部安装有温度传感器。本实用新型通过启动器控制何时对电池进行充电，单一的充电腔通过启动器进行高压充电作业时，其相邻的充电腔均不进行充电作业，采用交错充电区域的方式，有利于避免同一区域内集中充电，导致某一区域无法形成有效的散热，导致温度持续上升造成电池燃烧。
一种智能充电自动监测装置

[发明专利]一种SRAM接触插塞测试结构-CN202310485965.3在审
发明人：谷东光;应翌黛;常建光 -专利权人：上海积塔半导体有限公司
申请日： 2023-04-28 - 公布日： 2023-08-22 - 主分类号： G11C29/08 文献下载
摘要：本发明公开了一种SRAM接触插塞测试结构。所述SRAM接触插塞测试结构通过基于SRAM存储单元版图的真实结构环境设置接触插塞测试结构，将部分有源区进行分隔，并将分隔后的有源区上的部分正常接触插塞设置为共享接触插塞，保持接触插塞周围结构基本不变的情况下形成接触插塞串联结构，串联结构以外的组件作为虚拟图案不形成电路，不影响测量结果，实现模拟SRAM存储单元版图真实结构环境对共享接触插塞性能进行测试，以减少共享接触插塞接触不良问题。
一种 sram 接触测试结构

[发明专利]一种半导体测试结构及其测试方法-CN202310618080.6在审
发明人：王春雨;叶亮;常建光 -专利权人：上海积塔半导体有限公司
申请日： 2023-05-29 - 公布日： 2023-07-21 - 主分类号： H01L21/66 文献下载
摘要：本发明公开了一种半导体测试结构及其测试方法。本发明通过在有源区上形成多晶硅连接结构、并与多晶硅连接结构的四周均形成侧墙，再通过相应的金属互连结构以及测试衬垫，能够同时检测侧墙上的金属硅化物的残留、多晶硅连续性问题以及金属硅化物的形成质量问题。由于多晶硅连接结构全部位于有源区之上，因此能够同时检测多晶硅连接结构四周的侧墙上的金属硅化物残留；同时，由于多晶硅连接结构覆盖面积更大，因此对于工艺制程更加敏感，能够更好的捕捉工艺中发生的问题。
一种半导体测试结构及其方法

[发明专利]一种半导体测试结构及其测试方法-CN202310093214.7在审
发明人：谷东光;郭丽娜;常建光 -专利权人：上海积塔半导体有限公司
申请日： 2023-01-31 - 公布日： 2023-05-26 - 主分类号： H01L23/544 文献下载
摘要：本发明公开了一种半导体测试结构及其测试方法。所述半导体测试结构包括：刻蚀区，所述刻蚀区刻蚀形成有测试图案，所述测试图案包括沿第一方向间隔排布的多个子测试图案；其中，多个所述子测试图案的关键尺寸沿所述第一方向逐渐改变，多个所述子测试图案内沉积有填充材料并采用化学机械磨平方式磨平，以用于对所述半导体测试结构的刻蚀及化学机械磨平负载效应进行测试。本发明通过关键尺寸逐渐改变，可以有效测试关键尺寸的不同所导致的刻蚀深度以及凹陷的形貌变化。
一种半导体测试结构及其方法

[发明专利]一种接触孔结构的制备方法-CN202211410904.2在审
发明人：谷东光;常建光 -专利权人：上海积塔半导体有限公司
申请日： 2022-11-11 - 公布日： 2023-04-04 - 主分类号： H01L21/768 文献下载
摘要：本申请提供了一种接触孔结构的制备方法，包括：提供一基底，所述基底刻蚀有初始接触孔，初始接触孔具有刻蚀弯曲及缩颈；提供一扩孔光罩，其中，扩孔光罩的扩孔区域对应初始接触孔；以扩孔光罩为掩膜板对初始接触孔处氧化物层继续进行刻蚀，以扩大初始接触孔的顶部面积消除刻蚀弯曲及缩颈，形成目标接触孔；于目标接触孔内填充金属材料并平坦化，以形成接触孔结构。上述技术方案，消除了目标接触孔的刻蚀弯曲及缩颈，在后续对所述目标接触孔采用化学气相沉积工艺填充金属材料时，能够有效避免产生空洞，从而避免残留在空洞中的残余气体的释放，解决了由于残余气体的释放导致金属介质层与金属层接触的区域受到破坏，从而避免半导体器件的损坏。
一种接触结构制备方法

[发明专利]半导体测试结构及其制备方法-CN202211410913.1在审
发明人：谷东光;常建光;李留洋 -专利权人：上海积塔半导体有限公司
申请日： 2022-11-11 - 公布日： 2023-03-14 - 主分类号： H10B10/00 文献下载
摘要：本发明公开了一种半导体测试结构及其制备方法。所述半导体测试结构，包括：第一测试模块，所述第一测试模块包括沿第一方向延伸的至少一第一子测试模块，所述第一子测试模块包括形成于半导体衬底上的多个第一测试单元；多个所述第一测试单元沿所述第一方向间隔排布、且多个所述第一测试单元的关键尺寸沿所述第一方向逐渐改变，以用于在所述第一方向上对半导体器件的不同工艺窗口进行测试。本发明可以对半导体器件的不同工艺窗口进行测试，从而选择适用于目标膜层和/或目标结构的合适关键尺寸以优化工艺窗口，进而采用优化后的工艺窗口应用于相应的半导体器件制程中，以有效提高半导体器件的制备良率。
半导体测试结构及其制备方法

[发明专利]一种CMOS半导体器件及其制造方法-CN202211347311.6在审
发明人：卿晨;常建光;赵学法 -专利权人：上海积塔半导体有限公司
申请日： 2022-10-31 - 公布日： 2023-03-14 - 主分类号： H01L21/70 文献下载
摘要：本发明提供了一种CMOS半导体器件及其制造方法，分别在不同衬底上制造NMOS及PMOS，再通过晶圆键合将PMOS器件硅片和NMOS器件硅片键合在一起，形成CMOS器件。在制造NMOS器件时，便不用考虑其对PMOS器件的不良影响，便可将所有优化条件均调控至使得NMOS器件性能最优化。在制造PMOS器件时，便不用考虑其对NMOS器件的不良影响，便可将所有优化条件均调控至使得PMOS器件性能最优化。从而获得高迁移率、高集成度的CMOS器件。同时由于分开制造PMOS器件和NMOS器件再键合形成CMOS器件的办法，使得PMOS器件和NMOS器件可以并行制造，CMOS器件的制造时间大大减少，缩短了制造周期。
一种 cmos 半导体器件及其制造方法

[发明专利]一种电阻测试结构及电阻测试方法-CN202211510476.0在审
发明人：李留洋;谷东光;常建光 -专利权人：上海积塔半导体有限公司
申请日： 2022-11-29 - 公布日： 2023-02-24 - 主分类号： H01L23/544 文献下载
摘要：本发明公开了一种电阻测试结构及电阻测试方法。所述电阻测试结构包括：多个第一测试模块；每一所述第一测试模块包括：形成于同一半导体器件有源区之上的两个间隔设置的第一接触结构和第二接触结构；相邻两所述第一测试模块中一第一测试模块的第一接触结构与另一第一测试模块的第二接触结构之间相邻且电连接，从而多个所述第一测试模块形成第一串联结构，所述第一串联结构的两端分别电连接一第一测试焊垫；其中，通过在所述第一串联结构两端的所述第一测试焊垫上施加测试电压并测量输出电流，实现对所述第一测试模块相应接触电阻的测试与监控。
一种电阻测试结构方法

[发明专利]对材料表面进行等离子体改性的方法及装置-CN202211411857.3在审
发明人：谷东光;常建光;孟宪宇;杨波 -专利权人：上海积塔半导体有限公司
申请日： 2022-11-11 - 公布日： 2023-01-31 - 主分类号： H01L21/02 文献下载
摘要：本发明提供一种对材料表面进行等离子体改性的方法及装置。所述对材料表面进行等离子体改性的方法，包括如下步骤：提供一衬底；在所述衬底表面生长绝缘层；采用金属筛过滤后的等离子体对所述绝缘层的表面进行改性处理，所述金属筛过滤的方式能够消除等离子体中带电离子。上述技术方案，通过采用金属筛过滤等离子体中的带电离子，采用不带电的中性等离子体对绝缘层进行改性处理，使改性处理后的绝缘层不带电，从而改善绝缘层充电现象，获得阈值电压更稳定的晶体管。
材料表面进行等离子体改性方法装置

[发明专利]一种具有空气间隙的金属互连结构及其制备方法-CN202211379726.1在审
发明人：谷东光;常建光 -专利权人：上海积塔半导体有限公司
申请日： 2022-11-04 - 公布日： 2023-01-31 - 主分类号： H01L23/482 文献下载
摘要：本发明提供一种具有空气间隙的金属互连结构及其制备方法，该金属互连结构的第一电介质层中形成有互连金属柱，第二沟槽贯穿第一电介质层并位于相邻的互连金属柱之间，第二沟槽内填充有第二电介质层且第二电介质层内形成有空气间隙。该空气间隙能够有效降低介电材料的介电常数，从而降低RC延迟。进一步地，在制备工艺中形成隔离层，使得第二沟槽与互连金属柱通过所述隔离层相隔离，避免在对互连金属柱之间的第一电介质层进行刻蚀形成第二沟槽时，对互连金属柱造成损伤。同时，还限定了第二沟槽的深宽比，以保证形成的空气间隙大小合适并使其位于第二沟槽的中心位置。
一种具有空气间隙金属互连结构及其制备方法

[发明专利]一种金属互连结构及其制备方法-CN202211349828.9在审
发明人：谷东光;常建光 -专利权人：上海积塔半导体有限公司
申请日： 2022-10-31 - 公布日： 2022-12-30 - 主分类号： H01L23/522 文献下载
摘要：本发明提供一种金属互连结构及其制备方法，在该金属互连结构的制备过程中，先对刻蚀形成的第一沟槽进行吹扫和焙烘，以有效地对沟槽中的水汽及氧气进行去除，防止与第一电介质层的介质材料发生反应。然后在第一沟槽的侧壁依次沉积形成隔离层及阻挡层，隔离层用于将阻挡层与第一电介质层相隔离，因此多孔的电介质材料不会对阻挡层的形成造成影响。首先，隔离层为阻挡层的沉积提供平整的表面条件，平整的阻挡层避免后续Cu在沉积过程中扩散至多孔电介质层中。其次，使隔离层填充沟槽侧壁的孔洞，避免孔洞中留存的水汽及氧气在阻挡层的PVD工艺中与Ta发生反应生成TaO，保证隔离层的化学稳定性，进而保证Cu与Ta的黏合能力。
一种金属互连结构及其制备方法

1
2
3
4
下一页»
尾页
共 54 条