[发明专利]浮栅型闪存结构及其制作方法在审
| 申请号： | 201610916109.9 | 申请日： | 2016-10-20 |
| 公开（公告）号： | CN106449765A | 公开（公告）日： | 2017-02-22 |
| 发明（设计）人： | 罗清威;周俊 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | H01L29/788 | 分类号： | H01L29/788;H01L29/423;H01L21/336 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙)31237 | 代理人： | 屈蘅;李时云 |
| 地址： | 430205 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种浮栅型闪存结构及其制作方法，在所述基底上形成一沟道层，并在所述基底和所述沟道层中分别形成离子注入区，在贯穿所述沟道层延伸至所述基底中的凹槽中设置一栅极结构，所述栅极结构包括一控制栅、栅间介质层和至少两个浮栅，在所述沟道层中形成垂直沟道。因此，所述浮栅型闪存结构能在单个所述凹槽内同时实现多个位的存储，且共用所述控制栅，在不影响器件性能的前提下，进一步缩小了器件的尺寸，提高器件的存储密度，降低成本，提高竞争力。 | ||
| 搜索关键词： | 浮栅型 闪存 结构 及其 制作方法 | ||
【主权项】：
一种浮栅型闪存结构，其特征在于，所述浮栅型闪存结构包括：一基底，在所述基底中设置有两个离子注入区；一沟道层，所述沟道层位于所述基底之上，所述沟道层包括至少一层外延层，每层所述外延层中均设置有两个外延离子注入区，所述外延层中的两个外延离子注入区分别位于所述基底中的两个离子注入区的正上方；一凹槽，所述凹槽贯穿所述沟道层延伸至所述基底中，且所述凹槽位于所述基底中的两个离子注入区之间；一栅极结构，所述栅极结构设置于所述凹槽中，且所述栅极结构的一端延伸至所述基底中，所述栅极结构的另一端临近所述沟道层的上表面；其中，所述栅极结构包括一控制栅、栅间介质层和至少两个浮栅，所述浮栅排列于所述控制栅的两侧，每个所述浮栅均设置于临近所述凹槽的侧壁，所述控制栅垂直贯穿所述沟道层，所述栅间介质层将所述控制栅与每个所述浮栅均予以隔离。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610916109.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种薄膜晶体管及其制备方法-201710331388.7
- 宋振;王国英 - 京东方科技集团股份有限公司
- 2017-05-11 - 2019-10-18 - H01L29/788
- 本发明公开了一种薄膜晶体管及其制备方法，该薄膜晶体管的膜层结构中通过设置具有注入区和氧化区的浮栅结构，且有源层与浮栅之间具有很薄的注入层，可以使得有源层在漏极端通过注入区实现热电子注入到浮栅结构，从而实现薄膜晶体管的阈值电压正漂，以改善薄膜晶体管阈值电压负漂带来的问题；同时，沉积的注入层还能够减少有源层界缺陷，提高薄膜晶体管的开关特性；另外，还可以通过对控制栅加负栅压实现浮栅上存储的电荷清零，将薄膜晶体管初始化，从而保证每次写入数据的准确性。
- 基于黑磷-氮化硼-二硫化钼异质结构的浮栅场效应管-201910454186.0
- 程庆苏;渠开放;李桂华;吉娜;王伟 - 南京邮电大学
- 2019-05-28 - 2019-08-16 - H01L29/788
- 本发明公开了一种基于黑磷‑氮化硼‑二硫化钼异质结构的浮栅场效应管，包括导电沟道、源区、漏区、栅区、栅极氧化层、浮栅、势垒层、源极、漏极、栅极；所述栅区、栅极氧化层、浮栅、势垒层、导电沟道依次叠加在一起，源区、漏区设置分别设置在导电沟道的左右两侧，栅区的底部设有栅极；所述浮栅、势垒层、导电沟道依次为二硫化钼、六方氮化硼、黑磷。本发明的浮栅场效应管具有显著的冗余比和耐久性能，可用于高性能的排版存储器和可重构逆变器逻辑电路，在完全基于二维原子晶体的存储器件中具有广阔的应用前景。
- 摩擦电子学晶体管及与非门、触发器、寄存器和计数器-201611029929.2
- 张弛;王中林;张丽敏 - 北京纳米能源与系统研究所
- 2016-11-15 - 2019-07-05 - H01L29/788
- 本发明公开了一种浮栅式摩擦电子学晶体管，包括：基材，所述基材包括：沟道层；绝缘层，形成于沟道层之上；基片层，形成于绝缘层之上；两个金属电极，分别沉积于沟道层之下两个不同位置，引出浮栅式摩擦电子学晶体管的漏极和源极；金属栅极，形成于所述基片层之上；高分子基板，形成于栅极导电层之上；金属膜，形成于高分子基板之上，通过过孔与金属栅极连接；移动摩擦件，其能够在外力作用下移动，与金属膜接触或分离。本发明还提供基于所述浮栅式摩擦电子学晶体管的与非门、触发器、寄存器和计数器。本发明基于接触触发的机电时序逻辑运算，实现集成的机电耦合控制的时序逻辑存储与计算，解决了外界环境与硅基集成电路的主动式直接交互问题。
- 具有自对准浮栅和控制栅的存储器结构和关联方法-201480064182.7
- J.D.霍金斯;F.A.辛塞克格 - 英特尔公司
- 2014-11-24 - 2019-06-25 - H01L29/788
- 一种存储器结构，其具有至少大致对准的浮栅和控制栅。这样的存储器结构包括：控制栅材料，其设置在第一绝缘体层与第二绝缘体层之间；浮栅材料，其设置在第一绝缘体层与第二绝缘体层之间并且与控制栅材料至少大致对准，该浮栅材料包括金属区和多层复合电介质（IPD）层，其设置在控制栅材料与浮栅材料之间使得IPD层将控制栅材料与浮栅材料电隔离。
- 一种含内置浮空区的低导通电阻碳化硅MOSFET器件与制备方法-201710781884.2
- 张安平;田凯;祁金伟;杨明超;陈家玉;王旭辉;曾翔君;李留成 - 西安交通大学
- 2017-09-02 - 2019-06-14 - H01L29/788
- 本发明提供一种含内置浮空区的低导通电阻碳化硅MOSFET器件与制备方法，器件包括源极、第一导电类型源区接触、第二导电类型基区、重掺杂第二导电类型基区、多晶硅、栅极、槽栅介质、第二导电类型栅氧保护区、第二导电类型浮空区、第一导电类型漂移区、第一导电类型衬底和漏极。本发明所述第二导电类型栅氧保护区下移，引入的空间电荷区对电子的阻碍减小，因此器件的导通电阻减小；第二导电类型浮空区在漂移区中引入新的电场峰，同时对器件栅氧电场起到屏蔽作用，因此提升器件击穿电压。
- 一种低隧穿漏电半浮栅晶体管及其制备方法-201811539674.3
- 张卫;陈琳;孙清清 - 复旦大学
- 2018-12-17 - 2019-05-10 - H01L29/788
- 本发明属于集成电路器件制造技术领域，具体为一种低隧穿漏电半浮栅晶体管及其制备方法。本发明中，低隧穿漏电半浮栅晶体管的控制栅及其栅介质层采用高K/金属栅结构，能够进一步减小半浮栅器件栅极的漏电流，提高晶体管的开关速度，并降低功耗。该低隧穿漏电半浮栅晶体管有望在未来集成电路半浮栅器件的制造中得到应用，并且可以有效降低半浮栅器件的漏极电压，从而提高半浮栅器件的速度、降低功耗。此外，本发明的半浮栅晶体管制备方法工艺步骤更加简化，能够进一步降低生产成本。
- 一种闪存器件及其制造方法-201910142572.6
- 张超然;李赟;周俊 - 武汉新芯集成电路制造有限公司
- 2019-02-26 - 2019-05-07 - H01L29/788
- 本申请提供一种闪存器件及其制造方法，该闪存器件包括半导体衬底、浮栅、栅堆叠层和擦除栅，其中，浮栅形成在衬底上，浮栅的一侧为擦除栅区，另一侧为字线区，仅覆盖所述字线区一侧的浮栅上形成有栅堆叠层，其中栅堆叠层包括层叠的隔离层和控制栅，擦除栅区一侧的浮栅为阶梯结构，擦除栅区一侧的浮栅上覆盖有擦除栅。在本申请实施例中，可以通过为擦除栅施加电压进行浮栅中电子的擦除，由于擦除栅区一侧的浮栅为阶梯结构，则擦除栅区一侧的浮栅具有更多的尖角，这样在擦除栅上施加电压，将更容易擦除浮栅中的电子，因此擦除效率得以提高。
- 一种具有高隧穿效率的半浮栅晶体管及其制备方法-201811539596.7
- 张卫;陈琳;孙清清 - 复旦大学
- 2018-12-17 - 2019-04-30 - H01L29/788
- 本发明属于集成电路器件制造技术领域，具体为一种具有高隧穿效率的半浮栅晶体管及其制备方法。本发明半浮栅晶体管包括：Si衬底；形成于Si衬底中的U型槽；位于Si衬底中的嵌入式隧穿晶体管的源极；与所述嵌入式隧穿晶体管的源极相接触的第一栅极叠层；第二栅极叠层；位于第一栅极叠层和第二栅极叠层两侧的栅极侧墙；以及位于所述栅极侧墙两侧的源区和漏区。本发明采用SiGe作为嵌入式晶体管的源极，以改变嵌入式晶体管的能带结构，降低源极的导带底并提高源极的价带顶；提高源极的价带顶可以使得隧穿晶体管能在更小的漏极电压的条件下实现电子从源极价带向漏极导带的隧穿，从而降低功耗。
- 金属纳米粒子单层-201310346803.8
- 韩素婷;周晔;A·L·R·维拉萨米 - 香港城市大学
- 2013-08-09 - 2019-04-26 - H01L29/788
- 本公开大体涉及具有金属纳米粒子单层的设备和用于制造该设备的方法。金属纳米粒子以超高密度形成单层，其中每个相邻的金属纳米粒子之间的平均距离小于或等于大约3纳米。纳米粒子单层可以自组装在衬底上以便于调控器件的阈值电压偏移。
- 浮栅型闪存结构及其制备方法-201510512861.2
- 罗清威;周俊 - 武汉新芯集成电路制造有限公司
- 2015-08-19 - 2019-03-12 - H01L29/788
- 本发明涉及半导体制造技术领域，尤其涉及一种浮栅型闪存结构及其制备方法，通过形成侧壁设置有凸起结构的浮栅提高控制栅与浮栅的接触面积，进而提高控栅到浮栅的耦合比，改善器件写入和擦除效率，提高器件的工作速度。
- 存储单元及其形成方法-201810882381.9
- 刘宪周 - 上海华虹宏力半导体制造有限公司
- 2018-08-06 - 2018-12-21 - H01L29/788
- 本发明提供了一种存储单元及其形成方法，所述存储单元包括浮栅结构、控制栅结构和字线结构，所述浮栅结构面向所述字线结构的侧具有尖端。在本发明提供的存储单元及其形成方法中，在浮栅结构面向字线结构的一侧具有尖端，通过尖端的尖端效应，在擦除器件时浮栅结构中的电子会通过尖端向字线结构转移，有效的提高擦除操作时的擦除效率，从而提高存储单元的性能。
- 一种半导体器件的制造方法和电子装置-201410220163.0
- 邹陆军;杨芸;李绍彬;仇圣棻 - 中芯国际集成电路制造（上海）有限公司
- 2014-05-23 - 2018-11-16 - H01L29/788
- 本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件的制造方法，形成金属硅化物的步骤位于形成层间介电层的步骤之前，因此可以避免形成层间介电层的过程中的退火工艺对金属硅化物造成负面影响，从而可以提高制得的半导体器件的性能和良率。本发明的电子装置，使用了根据上述方法制造的半导体器件，因而同样具有上述优点。
- 基于有机场效应晶体管的多晶硅浮栅存储器及其制备方法-201510386091.1
- 杨建红;闫兆文;肖彤;谌文杰;杨盼;乔坚栗;王娇 - 兰州大学
- 2015-07-05 - 2018-11-16 - H01L29/788
- 本发明公开了基于有机场效应晶体管的多晶硅浮栅存储器及其制备方法，栅电极采用厚度为100～300nm重掺杂的低阻单晶硅衬底；形成于栅电极硅衬底表面的栅绝缘介质层；嵌于栅绝缘介质层与隧穿绝缘介质层之间的多晶硅浮栅，作为电荷存储单元；形成于浮栅表面的隧穿绝缘介质层；在隧穿绝缘介质层表面上生长有机半导体材料，形成器件的有源层；在有源层表面，通过金属掩膜真空蒸镀金属，形成器件的源极、漏极。本发明的有益效果是降低基于有机场效应晶体管浮栅存储器的工作电压，实现器件的高密度存储，提高器件保持特性，降低器件制造成本。
- 内存晶体管及其形成方法、半导体器件-201711003239.4
- 不公告发明人 - 睿力集成电路有限公司
- 2017-10-24 - 2018-10-16 - H01L29/788
- 本发明提供了一种内存晶体管及其形成方法、半导体器件。通过第二介电层形成于第一沟槽中栅极层上和第一介电层表面上，且第二介质层中具有空腔。因此本发明中的内存晶体管可以有效改善机械应力，并降低热过程对栅极引入的缺陷；而且通过空腔的引入，能够降低寄生电容，从而提高内存晶体管的性能。
- 改进的双掺杂浮栅晶体管-201410405898.0
- 吕冬琴;叶好华 - 中芯国际集成电路制造(上海)有限公司
- 2014-08-18 - 2018-10-12 - H01L29/788
- 本发明涉及一种改进的双掺杂浮栅晶体管。根据本发明的一种浮栅晶体管，包括：半导体衬底；以及依次形成在所述半导体衬底上的隧道氧化层、浮栅层、栅间介质层、控制栅层，其中所述浮栅层包括叠层区域，所述叠层区域包括多个第一掺杂类型的多晶硅子层，所述多个第一掺杂类型的多晶硅子层彼此以层间介质层隔开，所述浮栅层还包括在所述叠层区域两侧的第二掺杂类型的第一反型区域，所述第二掺杂类型和第一掺杂类型不同。
- 3D半导体器件和结构-201680066999.7
- 兹维·奥尔巴克;韩珍优 - 莫诺利特斯3D有限公司
- 2016-09-21 - 2018-08-14 - H01L29/788
- 一种多级半导体器件，包括：第一级，其包括第一存储单元的第一阵列；第二级，其包括第二存储单元的第二阵列，第一级被第二级覆盖，其中第一存储单元中的至少一个包括竖向取向的第一晶体管，且其中第二存储单元中的至少一个包括竖向取向的第二晶体管，且其中第一晶体管包括第一单晶沟道，且其中第二晶体管包括第二单晶沟道，且其中第一晶体管与第二晶体管自对准。
- 半浮栅晶体管结构-201410201614.6
- 彭坤 - 中芯国际集成电路制造（上海）有限公司
- 2014-05-13 - 2018-08-03 - H01L29/788
- 本申请提供了一种半浮栅晶体管结构。该半浮栅晶体管结构包括：衬底，具有相互隔离的第一N阱区和第二N阱区；栅氧化层，设置在衬底的表面上，栅氧化层中设有间隔槽，间隔槽设置在第一N阱区上；浮栅，设置在衬底的表面上，且内部掺杂有P型离子，浮栅包括：第一浮栅部，设置在栅氧化层的远离衬底的表面上；第二浮栅部，与第一浮栅部一体设置，且设置在间隔槽中，第二浮栅部与第一N阱区中设置多个串联的pn结二极管。第二浮栅部与第一阱区中通过更多反型杂质离子的掺杂形成多个串联的pn结二极管，进而增加了pn结形成的带隙，从而能够有效地减缓或者避免电子从pn结中逸出形成漏电流。
- 一种浮栅闪存结构及其制备工艺-201510471029.2
- 罗清威;周俊 - 武汉新芯集成电路制造有限公司
- 2015-08-04 - 2018-06-26 - H01L29/788
- 本发明涉及半导体制造技术领域，尤其涉及一种浮栅闪存结构及其制备工艺，包括衬底层，该衬底层包括按照从下至上顺序依次设置的第一有源层、沟道层和第二有源层；还包括贯穿第二有源层、沟道层并延伸至第一有源层中的凹槽以及设置于凹槽中的至少两个包括浮栅和控制栅的栅极结构，且该栅极结构的一端部延伸至第一有源层中，另一端部临近第二有源层设置，以于沟道层中形成垂直沟道；且每个栅极结构均用于构成一个存储单元，从而在不会降低沟道长度以及漏/源的宽度的前提下，有效提高浮栅存储器件的存储密度，且由于一个控制栅控制一个存储单元，使得每个存储单元均可单独进行擦写。
- 浮栅型闪存结构及其制备方法-201510512865.0
- 罗清威;周俊 - 武汉新芯集成电路制造有限公司
- 2015-08-19 - 2018-06-26 - H01L29/788
- 本发明涉及半导体制造技术领域，尤其涉及一种浮栅型闪存结构及其制备方法，通过形成具有棱台状凸起的浮栅提高控制栅与浮栅的接触面积，进而提高控栅到浮栅的耦合比，改善器件写入和擦除效率，提高器件的工作速度。
- 一种具有高耦合率的闪存单元结构及制备方法-201711172100.2
- 田志;钟林建 - 上海华力微电子有限公司
- 2017-11-22 - 2018-04-20 - H01L29/788
- 本发明涉及一种具有高耦合率的闪存单元结构及制备方法，包括半导体衬底，所述半导体衬底具有两个浅沟槽隔离和有源区，所述有源区位于两个浅沟槽隔离之间的所述半导体衬底内；隧穿氧化层；浮栅；介质层；控制栅；所述浅沟槽隔离的顶部尺寸等于所述有源区的顶部尺寸；所述隧穿氧化层的尺寸等于所述有源区的顶部尺寸。其优点在于，通过增加浅槽隔离淀积前的氮化硅吃退量，使浅槽隔离顶部尺寸增加；在后续工艺过程中，浅槽隔离顶部会被消耗，消耗后的浅槽隔离顶部尺寸等于实际有源区顶部的尺寸，从而进行后续浮栅工艺时，使得浮栅底部的宽度等于有源区顶部尺寸，从而降低了浮栅对衬底的电容，进而增加了闪存单元的耦合率。
- 一种半浮栅器件及其制备方法-201510059707.4
- 庄翔;王全;孙德明 - 上海集成电路研发中心有限公司;成都微光集电科技有限公司
- 2015-02-05 - 2018-04-06 - H01L29/788
- 本发明提供了一种半浮栅器件及其制备方法，包括位于半导体衬底中的有源区、场氧区，在有源区的漏区表面的具有浮柵开口的第一绝缘层，覆盖浮柵开口和第一绝缘层的浮栅，位于浮栅开口下方的漏区中的扩散区，覆盖浮栅和漏区表面的第二绝缘层，覆盖第二绝缘层的控制栅，位于控制栅侧壁的侧墙，分别位于控制栅两侧的具有重掺杂源区和重掺杂漏区，以及重掺杂源区、重掺杂漏区、控制栅和半导体衬底的引出极，在轻掺杂漏区中具有一凹槽区域，凹槽区域位于扩散区和重掺杂漏区之间，第二绝缘层覆盖凹槽区域内壁和底部，控制栅填充于凹槽区域中，重掺杂漏区材料为窄禁带宽度材料，增加了带间遂穿发生率，减少漏电，提高了器件读写速度。
- 2TSONOS闪速存储器-201680020662.2
- 许富菖 - NEO半导体公司
- 2016-04-04 - 2018-03-23 - H01L29/788
- 本申请公开了一种双晶体管(2T)氧化硅氮氧化硅(SONOS)闪速存储器。一方面，一种装置包括一个控制栅极晶体管，具有沉积在一个N阱中的源极和漏极扩散区，形成在与所述源极和漏极扩散区重叠的所述N阱上的一个电荷捕获区，以及形成在所述电荷捕获区的一个控制栅极。在所述源极和漏极扩散区之间的所述N阱的一个沟道区的长度小于90nm。该装置还包括一个选择栅极晶体管，具有沉积在所述N阱中的一个选择源极扩散区。所述选择栅极晶体管的一个漏极侧共享所述源极扩散区。在所述选择源极扩散区和所述源极扩散区之间的所述N阱的一个沟道区的长度也小于90nm。
- 具有硅金属浮动栅极的分裂栅非易失性闪存单元及其制造方法-201480046009.4
- J-W.刘;A.科托夫;Y.特卡彻夫;C-S.苏 - 硅存储技术公司
- 2014-07-30 - 2018-01-26 - H01L29/788
- 本发明公开了一种非易失性存储器单元，所述非易失性存储器单元包括第一导电类型的衬底，所述衬底具有间隔开的第二导电类型的第一区域和第二区域，在所述第一区域和所述第二区域之间形成沟道区。选择栅极与所述沟道区的第一部分绝缘并且设置在所述第一部分上面，所述第一部分与所述第一区域相邻。浮动栅极与所述沟道区的第二部分绝缘并且设置在所述第二部分上面，所述第二部分与所述第二区域相邻。金属材料与所浮动栅极接触地形成。控制栅极与所述浮动栅极绝缘并且设置在其上面。擦除栅极包括第一部分和第二部分，所述第一部分与所述第二区域绝缘并且设置在其上面，而且与所述浮动栅极绝缘并且与其横向相邻设置；所述第二部分与所述控制栅极绝缘并且与其横向相邻，而且部分地在所述浮动栅极上面延伸并且与其纵向重叠。
- 单层多晶硅非易失性存储器单元-201410341709.8
- 李翊宏;赖妍心;罗明山;黄士展 - 力旺电子股份有限公司
- 2014-07-17 - 2018-01-19 - H01L29/788
- 本发明公开了一种单层多晶硅非易失性存储器(nonvolatile memory,NVM)单元包含一PMOS选择晶体管,位于一半导体基材上,以及一PMOS浮栅晶体管,串接上述PMOS选择晶体管。上述PMOS浮栅晶体管包含一浮栅以及一栅极氧化层介于上述浮栅及上述半导体基材间。一保护氧化层覆盖并且直接接触上述浮栅。一接触蚀刻停止层设置在上述保护氧化层上,通过上述保护氧化层使上述浮栅与上述接触蚀刻停止层相互分隔。
- 一种基于金属异质量子点的浮栅存储器的制备方法-201510270379.2
- 倪鹤南;龚露鸣;官佳颖 - 绍兴文理学院
- 2015-05-26 - 2018-01-12 - H01L29/788
- 本发明涉及一种基于金属异质量子点的浮栅存储器及其制备方法，包括半导体衬底，半导体衬底上设置有隧穿层；隧穿层上设置有银/金异质量子点薄膜层，银/金异质量子点薄膜层经退火后形成银/金异质量子点，银/金异质量子点通过俘获隧穿电荷来实现信息存储；银/金异质量子点薄膜层上设置有用于阻挡银/金异质量子点俘获的电荷进入第一电极的阻挡层；阻挡层上设置有用于给阻挡层供电的第一电极，半导体衬底上设置有用于给半导体衬底供电的第二电极。本发明基于金属异质量子点的浮栅存储器具有存储电荷密度高、数据保持特性好、操作电压低、擦写速度快等优点。
- 一种浮栅闪存器件及其编程方法-201410654582.5
- 顾经纶 - 上海华力微电子有限公司
- 2014-11-17 - 2018-01-02 - H01L29/788
- 本发明提供一种浮栅闪存器件及编程方法，浮栅闪存器件包括呈圆柱体结构的衬底，衬底两个端部分别为源端和漏端；栅极包覆于所述衬底的中间部分，栅极与衬底之间设有栅氧化层，栅极包括并列的控制栅以及浮栅。本发明提供的浮栅闪存器件的编程方法通过施加偏压来协助热电子的运动，提供足够的越过栅氧化层的能量来完成编译，提高闪存的编译效率，降低编译电流功耗；此外，本发明还可有效缩短分列栅浮栅闪存的关键尺寸，增加了闪存阵列的单元密度，即增加了闪存的存储容量和密度。
- 浮栅器件结构及其形成方法-201310365601.8
- 赵猛 - 中芯国际集成电路制造（上海）有限公司
- 2013-08-20 - 2017-12-22 - H01L29/788
- 本发明提出一种浮栅器件结构及其形成方法，使用离子注入处理使所述第一多晶硅层的两端区域形成非晶区，接着去除非晶区，从而形成中间凸起两端凹陷的第一多晶硅层，增大了所述第一多晶硅层的表面积，接着在第一多晶硅层表面形成第二介质以及第二多晶硅层，使形成的第二多晶硅层的表面积也较大，从而可以增加第一多晶硅层‑第二介质层‑第二多晶硅层的电容量，提高浮栅器件的性能。
- 一种浮栅闪存器件及其编译方法-201510128242.3
- 顾经纶 - 上海华力微电子有限公司
- 2015-03-23 - 2017-11-10 - H01L29/788
- 本发明公开了一种浮栅闪存器件，包括具有源漏两端的P型衬底及分别并列位于衬底上下两侧的第一多晶硅栅、第一控制栅和第二多晶硅栅、第二控制栅，第一、第二控制栅与衬底之间分别设有第一、第二多晶硅浮栅；当编译时，将第一、第二多晶硅栅相连，且都施加等于器件阈值电压的多晶硅栅极电压，将第一、第二控制栅相连，且都施加高于器件阈值电压的相同控制栅极电压，对漏端施加正电压，对源端施加0V电压，以在第一、第二多晶硅栅其下衬底区域感应出较薄沟道电子层，在第一、第二控制栅其下衬底区域感应出较厚沟道电子层，并在漏端正电压的加速作用下，使从多晶硅栅感应出的电子被加速产生热电子，在控制栅的高电压作用下注入浮栅完成编译。
- 可程式元件及其制造方法-201310378999.9
- 周泽玮;杨庆忠 - 联华电子股份有限公司
- 2013-08-27 - 2017-09-22 - H01L29/788
- 本发明公开一种可程式元件及其制造方法。一种可程式元件包括一基板，其具有一源极区域、一漏极区域、和邻近源极区域与漏极区域的一扩散区域；一通道连接源极区域与漏极区域；一浮置栅极，以一导电材料形成并位于基板上与通道对应；和一沟槽形成于基板的扩散区域处。其中，浮置栅极延伸至沟槽，导电材料覆盖沟槽的一侧壁。
- 非易失性半导体存储装置及其制造方法-201410448439.0
- 西谷和人;佐藤胜广 - 株式会社东芝
- 2014-09-04 - 2017-09-12 - H01L29/788
- 根据一个实施方式，可提供一种非易失性半导体存储装置。多个元件分离用绝缘体在所述半导体基板的表面区域中形成沿着所述半导体基板的表面延伸的被划分的多个有源区。将隧道绝缘膜设在所述有源区上。将浮置栅电极设在所述隧道绝缘膜上。将栅间绝缘膜设在所述浮置栅电极上。将控制栅电极设在所述栅间绝缘膜上。源极区域及漏极区域分别在所述多个有源区上相互分离地形成。所述有源区各自在侧面具有台阶，比所述台阶深的部分的宽度大于比所述台阶浅的部分的宽度。
- 专利分类
