[发明专利]存储器装置及其制造方法和操作方法有效

专利信息
申请号: 201410798324.4 申请日: 2014-12-19
公开(公告)号: CN105097818B 公开(公告)日: 2019-05-10
发明(设计)人: 吕函庭 申请(专利权)人: 旺宏电子股份有限公司
主分类号: H01L27/11578 分类号: H01L27/11578
代理公司: 中科专利商标代理有限责任公司 11021 代理人: 任岩
地址: 中国台湾新竹*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种存储器装置及其制造方法和操作方法,该存储器装置具有独立双重栅极存储单元,每一存储单元储存多重位且包括配置为字线的导电线多层叠层。有源支柱是设置于一对第一与第二叠层之间,每一有源支柱包括一垂直通道结构、一电荷储存层与一绝缘层。绝缘层位于一有源支柱的平截头体中,并接触第一叠层的一层中的第一导电条的一第一拱型边缘与第二叠层的相同层中的第二导电条的一第二拱型边缘。多个绝缘柱与有源支柱将字线叠层分为偶数与奇数线,且绝缘柱接触于每一有源支柱的相反的偶数侧与奇数侧。有源支柱可为椭圆形,具有一长轴平行于第一与第二导电条。
搜索关键词: 存储器 装置 及其 制造 方法 操作方法
【主权项】:
1.一种存储器装置,包括:一第一导电条多层叠层与一第二导电条多层叠层;多个有源支柱,位于该第一导电条多层叠层与该第二导电条多层叠层之间,每一有源支柱包括一垂直通道结构、一电荷储存层与一绝缘层,该绝缘层位于接触一第一导电条的一第一拱形边缘与接触一第二导电条的一第二拱形边缘的有源支柱的一平截头体中,该第一导电条是位于该第一导电条多层叠层的一层中,该第二导电条是位于该第二导电条多层叠层的相同层中;以及多个内叠层绝缘柱,在该第一导电条多层叠层与该第二导电条多层叠层之间交错于这些有源支柱之中;其中,于至少一平截头体中,该有源支柱的剖面为椭圆形,且具有一长轴平行于该第一导电条与该第二导电条;于该平截头体中,该有源支柱的剖面是被安排使得该第一拱形边缘与该第二拱形边缘的平均曲率半径大于同一层中相邻于该绝缘柱的平截头体的平均曲率半径。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410798324.4/,转载请声明来源钻瓜专利网。

同类专利
  • 低电阻垂直通道立体存储器元件-201810607096.6
  • 赖二琨;龙翔澜 - 旺宏电子股份有限公司
  • 2018-06-13 - 2019-10-11 - H01L27/11578
  • 一种被构建来作为立体NAND闪存的存储器元件,包括一导电条带叠层结构和穿过导电条带叠层结构的开口,使导电条带的侧壁从开口的第一侧和第二侧暴露出来。导电条带叠层结构中的一些导电条带被构建来作为字线。数据存储结构设置在导电条带叠层结构的侧壁上。垂直通道膜垂直设置并与数据存储结构接触。垂直通道膜的近端连接于导电条带叠层结构上方的上部通道焊垫,并且远程连接于开口下方阶层中的下部通道焊垫。上部和下部通道焊垫可以包括外延半导体,并且具有大于垂直通道膜的厚度。
  • 半导体结构及其制造方法-201510989629.8
  • 赖二琨 - 旺宏电子股份有限公司
  • 2015-12-25 - 2019-09-24 - H01L27/11578
  • 本发明公开了一种半导体结构及其制造方法。此种半导体结构包括:包含第一导电层和第一介电层的一叠层、形成于叠层上的一第二导电层、穿过第二导电层和叠层的多个开口、及分别形成于开口中的多个贯穿结构。贯穿结构分别包括一存储器层、一栅介电层、一通道层、一介电材料、及一接垫。通道层和叠层通过存储器层隔绝,通道层和第二导电层通过栅介电层隔绝,且存储器层和栅介电层具有不同组成。
  • 一种3D NAND存储器件及其制造方法-201910528020.9
  • 吴继君;袁刚 - 长江存储科技有限责任公司
  • 2019-06-18 - 2019-09-17 - H01L27/11578
  • 本发明提供一种3D NAND存储器件及其制造方法,在形成堆叠层之后,利用栅线缝隙将堆叠层中的牺牲层替换为栅极层,而后,在栅线缝隙中填入介质材料,并从衬底的背面将阵列共源掺杂区引出。这样,而栅线缝隙中填充的为介质材料,共源极接触形成于衬底的背面,消除了栅线缝隙与字线之间的寄生电容,避免字线与共源极接触之间的击穿,提高器件性能。
  • 用于形成三维存储器设备的阶梯结构的方法-201880000497.3
  • 周玉婷;肖莉红;许健;李思晢;汤召辉;李兆松 - 长江存储科技有限责任公司
  • 2018-04-18 - 2019-09-10 - H01L27/11578
  • 公开了用于形成三维存储器设备的阶梯结构的方法的实施例。该方法包括:(i)形成交替堆叠结构,所述交替堆叠结构包括沿着垂直方向布置在衬底上的多个层;(ii)去除所述交替堆叠结构的一部分以在所述交替堆叠结构的阶梯区域中形成多个台阶平台;(iii)形成硬掩模层以覆盖所述台阶平台的顶表面;(iv)在所述硬掩模层中形成多个开口以暴露所述台阶平台中的每个台阶平台的一部分;(v)形成光致抗蚀剂层以覆盖所述硬掩模层和所述台阶平台的顶表面;(vi)使用一组相同的修整‑蚀刻工艺来图案化所述光致抗蚀剂层以在所述台阶平台中的每个台阶平台上形成一组阶梯;(vii)去除所述光致抗蚀剂层和所述硬掩模层;并且依次重复(iii),(iv),(v),(vi)和(vii)。
  • 形成用于三维存储器件双侧布线的阶梯结构的方法-201880000948.3
  • 肖莉红;胡禺石 - 长江存储科技有限责任公司
  • 2018-06-28 - 2019-09-03 - H01L27/11578
  • 公开了用于形成用于三维(3D)存储器件双侧布线的阶梯结构的方法的实施例。在示例中,第一电介质层形成在衬底上,并且第一光刻胶层形成在第一电介质层上。通过由修整‑刻蚀所述第一电介质层构成的周期来图案化出穿过所述第一电介质层到达所述衬底的凹陷。形成填充所述凹陷的多个电介质/牺牲层对。在所述电介质/牺牲层对的顶表面上形成第二光刻胶层。通过由修整‑刻蚀所述电介质/牺牲层对构成的周期来使所述电介质/牺牲层对图案化。形成覆盖图案化的电介质/牺牲层对的第二电介质层。通过利用多个导体层替换所述图案化的电介质/牺牲层对中的牺牲层而在所述衬底上形成包括多个导体/电介质层对的存储器堆叠层。
  • 一种容量为512k×32bit的非气密三维封装SRAM存储器-201920177505.3
  • 黄桂龙;余欢 - 西安微电子技术研究所
  • 2019-01-31 - 2019-08-20 - H01L27/11578
  • 本实用新型公开了一种容量为512k×32bit的非气密三维封装SRAM存储器,四片SRAM芯片依次堆叠设置于引线框架上,上端三层SRAM芯片下表层设有接SRAM芯片引脚的铜箔电引层,四片SRAM芯片四周外侧设有灌封胶层和外部金属镀化层引线,上端三层SRAM芯片上的铜箔电引层与外部金属镀化层引线连通,最下端的SRAM芯片的引脚直接与外部金属镀化层引线连通,引线框架上设有外引线,外引线连通至外部金属镀化层引线,结构上采用三维堆叠结构,将芯片与互连铜箔在高度方向交替堆叠,形成堆叠体,可避免在平面上进行并置所有SRAM单片器件,在与单层芯片所占面积接近的情况下实现了容量的扩充,显著减少存储器器件占用PCB板的平面空间,利于系统的小型化。
  • 半导体存储装置及其驱动方法-201810907799.0
  • 藤井光太郎;内山泰宏;鬼头杰 - 东芝存储器株式会社
  • 2018-08-10 - 2019-07-23 - H01L27/11578
  • 一种半导体存储装置及驱动方法。半导体存储装置具备:第1电极膜;第2电极膜,在第1方向与第1电极膜分离;第3电极膜,在第1方向与第2电极膜分离;第4电极膜,在第1方向与第3电极膜分离;第1及第2半导体部件,在第1方向延伸;第1电荷蓄积部件,设在第4电极膜与第1半导体部件间;第2电荷蓄积部件,设在第4电极膜与第2半导体部件间。第2电极膜具有沿与第1方向交叉的第2方向排列的第1导电性部分、绝缘性部分及第2导电性部分。第1半导体部件贯穿第1电极膜、第2电极膜的绝缘性部分、第3及第4电极膜。第2半导体部件贯穿第1电极膜、第2电极膜的第1导电性部分或第2导电性部分、第3及第4电极膜。
  • 垂直通道结构-201510770028.8
  • 吴庭维;杨志祥 - 旺宏电子股份有限公司
  • 2015-11-12 - 2019-07-12 - H01L27/11578
  • 本发明公开了一种垂直通道结构,包括基底、多个叠层结构、电荷储存结构、通道结构与介电结构。叠层结构设置于基底上。在叠层结构之间具有开口。电荷储存结构设置于开口的侧壁上。通道结构设置于电荷储存结构上与开口底部的基底上。介电结构包括第一介电层与第二介电层。第一介电层设置于通道结构上。第二介电层设置于第一介电层上,且封住开口,而在介电结构中形成孔隙。第二介电层的顶部高于第一介电层的顶部。介电结构暴露出通道结构的上部。
  • 三维存储器元件-201510929883.9
  • 胡志玮;叶腾豪 - 旺宏电子股份有限公司
  • 2015-12-15 - 2019-07-05 - H01L27/11578
  • 本发明公开了一种三维存储器元件,包括多层叠层结构,多层叠层结构包括多个导电条带及多条沟道,以定义出第一、第二、第三和第四脊状叠层;位于第一脊状叠层上的第一串行选择线开关;位于第二脊状叠层上的第一接地选择线开关;第一U形存储单元串行,串接第一串行选择线开关和第一接地选择线开关;位于第三脊状叠层上的第二串行选择线开关;位于第四脊状叠层上的第二接地选择线开关;第二U形存储单元串行,串接第二串行选择线开关和第二接地选择线开关。第一字线接触结构与第一脊状叠层的导电条带接触。第二字线接触结构与第二脊状叠层的导电条带接触;第三字线接触结构与第三和第四脊状叠层的导电条带接触。
  • 三维可编程存储器制备方法-201910109123.1
  • 彭泽忠 - 成都皮兆永存科技有限公司
  • 2019-02-03 - 2019-06-14 - H01L27/11578
  • 三维可编程存储器制备方法,涉及存储器的制备技术。本发明包括:1)形成具有层叠结构的基础结构体的步骤;2)在基础结构体上,沿层叠方向开设深孔的步骤;3)在深孔内壁沉积中间介质层,并在内壁带有中间介质层的深孔内填充导电介质的步骤;所述步骤3)包括:3.1)在深孔内壁沉积中间介质层;3.2)在内壁带有中间介质层的深孔内填充导电介质,形成内部导电介质层;3.3)在选定的深孔内的内部导电介质层和选定的深孔外的连接导体之间施加击穿电压,以击穿内部导电介质层和深孔外的连接导体之间的中间介质层,使内部导电介质层和深孔外的连接导体之间形成导电连接。本发明具有良率高(次品率低)的特点。
  • 半导体装置及其制备方法-201710716657.1
  • 吕震宇;陈俊;朱继锋;胡禺石;陶谦;杨士宁;杨伟毅 - 长江存储科技有限责任公司
  • 2017-08-21 - 2019-05-14 - H01L27/11578
  • 本发明涉及一种NAND存储器及其制备方法,NAND存储器包括:硅基板;多个外围器件;形成在所述外围器件上方的多个NAND串;形成在所述多个NAND串上方的单晶硅层,所述单晶硅层与所述多个NAND串接触连接,和形成在所述多个外围器件和多个NAND串之间的一个或多个第一互联层。本发明通过将阵列器件和外围器件的制作分开,能够避免两个器件制造时互相影响对方的制作过程,因此解决了现有技术中后面的层的制作受前面的层制作后温度限制的问题,从而获得了良好的外围器件性能。另外由于阵列器件叠加在外围器件之上,实现了高器件密度。
  • 存储器装置及其制造方法和操作方法-201410798324.4
  • 吕函庭 - 旺宏电子股份有限公司
  • 2014-12-19 - 2019-05-10 - H01L27/11578
  • 本发明公开了一种存储器装置及其制造方法和操作方法,该存储器装置具有独立双重栅极存储单元,每一存储单元储存多重位且包括配置为字线的导电线多层叠层。有源支柱是设置于一对第一与第二叠层之间,每一有源支柱包括一垂直通道结构、一电荷储存层与一绝缘层。绝缘层位于一有源支柱的平截头体中,并接触第一叠层的一层中的第一导电条的一第一拱型边缘与第二叠层的相同层中的第二导电条的一第二拱型边缘。多个绝缘柱与有源支柱将字线叠层分为偶数与奇数线,且绝缘柱接触于每一有源支柱的相反的偶数侧与奇数侧。有源支柱可为椭圆形,具有一长轴平行于第一与第二导电条。
  • 三维存储器及其制造方法-201811454678.1
  • 张中;李艳妮;华文宇 - 长江存储科技有限责任公司
  • 2018-11-30 - 2019-04-23 - H01L27/11578
  • 本发明涉及一种三维存储器及其制造方法。该方法包括以下步骤:提供半导体结构,其具有核心区和分别位于核心区相对两侧的第一阶梯区和第二阶梯区,且包括衬底和位于衬底上的堆叠层,第一阶梯区具有分离的第一和第二分区阶梯结构区,第二阶梯区具有分离的第三和第四分区阶梯结构区;处理堆叠层而在第一分区阶梯结构区形成第一阶梯结构,且在第二至第四分区阶梯结构区分别形成第二至第四初始阶梯结构,其中第一至第四初始阶梯结构位于堆叠层在深度方向上的第一部分;处理第二至第四初始阶梯结构而分别形成第二至第四阶梯结构,第二至第四阶梯结构任意地位于堆叠层在深度方向上的第二至第四部分,第一至第四部分在堆叠层的深度方向从上到下依次排列。
  • 三维存储器中的互连结构-201821460559.2
  • 华子群;刘峻 - 长江存储科技有限责任公司
  • 2018-09-04 - 2019-04-23 - H01L27/11578
  • 本实用新型涉及半导体制造技术领域,尤其涉及一种三维存储器中的互连结构。所述三维存储器中的互连结构包括:下层导线,沿第一方向延伸;上层导线,沿与所述第一方向垂直的第二方向设置于所述下层导线上方;转接垫,沿所述第二方向设置于所述下层导线下方;所述转接垫的一端电连接所述下层导线的端部、另一端与所述上层导线电连接。本实用新型避免了因下层导线线宽较窄导致的上层导线与下层导线连接时易出现错位的问题,避免了相邻下层导线之间的相互影响,改善了三维存储器的性能。
  • 存储器结构-201821264465.8
  • 宋雅丽 - 长江存储科技有限责任公司
  • 2018-08-07 - 2019-03-29 - H01L27/11578
  • 本实用新型涉及一种存储器结构,包括:半导体衬底;位于所述半导体衬底上的堆叠结构,包括相互堆叠的绝缘层和栅极层,所述栅极层的材料为二维导电材料;贯穿所述存储堆叠结构至半导体衬底的沟道结构。所述存储器结构的性能得到提高。
  • 一种3D NAND闪存结构及其制作方法-201410854359.5
  • 熊涛;刘钊;许毅胜;舒清明 - 上海格易电子有限公司;北京兆易创新科技股份有限公司
  • 2014-12-31 - 2019-03-08 - H01L27/11578
  • 本发明涉及半导体制造技术领域,尤其涉及一种3D NAND闪存结构及该3D NAND闪存结构的制作方法。该方法包括:提供衬底,并在衬底上依次形成栅极氧化层,源极选择管多晶硅层,多个堆叠的氧化介质层和牺牲介质层,漏极选择管多晶硅层,以及保护氧化层;刻蚀形成暴露出衬底的圆柱型沟道;在圆柱型沟道内形成隧穿氧化层、多晶硅和多晶硅隔离介质层;刻蚀形成暴露出衬底的源极沟槽,并形成公共源极;湿法刻蚀去除所述牺牲介质层;在源极沟槽的侧壁和氧化介质层内壁依次形成电子俘获层和阻挡氧化层;在阻挡氧化层表面形成栅极。该方法制得的选择管不包括电子俘获层氮化硅,避免了选择管的阈值电压漂移和漏电现象,提高了存储器件的质量。
  • 三维存储器-201820973640.4
  • 刘峻 - 长江存储科技有限责任公司
  • 2018-06-22 - 2019-03-08 - H01L27/11578
  • 本实用新型涉及一种三维存储器,包括核心区和字线连接区,所述字线连接区包括衬底和位于所述衬底上的堆叠层,所述堆叠层包括交替堆叠的导电层和介质层,所述堆叠层中具有多个接触部,所述多个接触部的每个接触部分别与各自预定深度的导电层接触,其中每个接触部贯穿对应的导电层之上的一个或多个导电层和/或介质层,且每个接触部的侧壁和被所述每个接触部贯穿的导电层之间具有绝缘层。
  • 垂直存储器件-201810862223.7
  • 宋纹圭;姜淇允;张在薰 - 三星电子株式会社
  • 2018-08-01 - 2019-03-05 - H01L27/11578
  • 一种垂直存储器件包括:衬底,其包括单元阵列区域和与单元阵列区域相邻的连接区域;堆叠在衬底的单元阵列区域和连接区域上的多个栅电极层;沟道结构,其在单元阵列区域上,并在垂直于衬底的上表面的方向上延伸同时贯穿所述多个栅电极层;虚设沟道结构,其在连接区域上,并在垂直于衬底的上表面的方向上延伸同时贯穿所述多个栅电极层的至少一部分;以及支撑绝缘层,其在所述多个栅电极层的一部分与虚设沟道结构之间。所述多个栅电极层在连接区域上形成台阶结构。
  • 存储器结构-201821264011.0
  • 宋雅丽 - 长江存储科技有限责任公司
  • 2018-08-07 - 2019-02-19 - H01L27/11578
  • 本实用新型涉及一种存储器结构包括:半导体衬底;位于所述半导体衬底上的存储堆叠结构,包括相互堆叠的绝缘层和控制栅极层;贯穿所述存储堆叠结构至所述半导体衬底的沟道结构;所述控制栅极层包括栅极以及位于所述栅极和沟道结构、绝缘层之间的扩散阻挡层,所述扩散阻挡层包括至少一层采用二维导电材料的二维阻挡层。所述存储器结构的性能得到提高。
  • 一种3D NAND闪存中沟道结构的制作方法-201710733221.3
  • 何佳;刘藩东;吴林春;张若芳;王鹏;夏志良;霍宗亮 - 长江存储科技有限责任公司
  • 2017-08-24 - 2019-01-18 - H01L27/11578
  • 本发明提供了一种3D NAND闪存中沟道结构的制作方法,通过将堆叠结构的刻蚀与硅外延层表面硅槽的形成相隔离的工艺步骤,在干法刻蚀工艺中,避免了使用氟基气体混合物作为等离子体刻蚀的刻蚀气体,从而避免对于沟道侧壁和硅外延层的破坏;同时也避免了使用高能离子轰击对于硅外延层的破坏,以及造成的硅外延层界面高度的不均匀性等问题;通过多晶硅和帽氧化物层的湿法去除,顺便形成了硅外延层表面的硅槽,能够有效控制浅硅槽的形成,从而获得好的二次多晶硅的沉积效果,避免了L脚缺陷的出现。通过上述工艺,能够获得更为良好和均匀的外延生长和二次多晶硅沉积效果,从而优化3D NAND闪存中的沟道结构,并提高了3D NAND闪存产品的整体性能。
  • 三维半导体器件及其制造方法-201510685648.1
  • 霍宗亮;叶甜春 - 中国科学院微电子研究所
  • 2015-10-20 - 2019-01-15 - H01L27/11578
  • 一种三维半导体器件,包括多个存储单元,多个存储单元的每一个包括:沟道层堆叠,沿垂直于衬底表面的方向分布;多个绝缘层与多个栅极导电层,沿着沟道层堆叠的侧壁交替层叠;栅极介质层,位于多个栅极导电层与沟道层堆叠的侧壁之间;漏极,位于沟道层堆叠的顶部;源极,位于多个存储单元的相邻两个存储单元之间的衬底中;其中,最下层的绝缘层具有钝化或圆化的角部。依照本发明的三维半导体存储器件及其制造方法,对底部晶体管的尖角进行钝化或圆化,抑制局域电场增强效应而使得底部晶体管栅介质电场均匀分布,从而提高可靠性。
  • 3D-NAND闪存的形成方法-201811039191.7
  • 华文宇;刘藩东 - 长江存储科技有限责任公司
  • 2018-09-06 - 2019-01-08 - H01L27/11578
  • 一种3D‑NAND闪存的形成方法,包括:提供半导体衬底;在半导体衬底上形成复合介质层,复合介质层包括交错层叠的若干层绝缘层和若干层牺牲层;在复合介质层中形成沟道孔;在沟道孔的侧壁形成沟道牺牲层;在沟道孔中形成沟道复合层,沟道复合层位于沟道牺牲层的表面;之后去除牺牲层,形成第一开口;刻蚀第一开口侧部的沟道牺牲层直至暴露出沟道复合层,形成第二开口;在第二开口中形成导电层。所述方法提高了3D‑NAND闪存的性能。
  • 制造具有垂直沟道结构的半导体装置的方法-201710452586.9
  • 赵成洙 - 三星电子株式会社
  • 2017-06-15 - 2019-01-04 - H01L27/11578
  • 提供了一种制造具有垂直沟道结构的半导体装置的方法。所述方法包括:(a)通过在基底上分别交替地堆叠层间绝缘层和牺牲层n次来形成堆叠结构;(b)在堆叠结构上形成掩模图案;(c)通过使用掩模图案作为蚀刻掩模来选择性地蚀刻作为堆叠结构的最上面的层间绝缘层的第n层间绝缘层;(d)通过使用掩模图案作为蚀刻掩模来选择性地蚀刻作为堆叠结构的最上面的牺牲层的第n牺牲层;(e)蚀刻掩模图案的侧壁;(f)通过使用蚀刻的掩模图案作为蚀刻掩模来选择性地蚀刻多个层间绝缘层;(g)通过使用蚀刻的掩模图案作为蚀刻掩模来选择性地蚀刻多个牺牲层;(h)通过重复操作(e)至(g)来形成阶梯结构。可以防止半导体装置的穿孔缺陷并且可以通过减少光刻工艺的数量来减少工艺成本。
  • 兼具语音识别功能的存储器-201710461230.1
  • 张国飙 - 成都海存艾匹科技有限公司
  • 2017-06-19 - 2019-01-04 - H01L27/11578
  • 本发明提出一种兼具语音识别功能的存储器。该存储器含有多个存储处理单元,每个单元都含有一模式处理电路和至少一三维存储(3D‑M)阵列。该3D‑M阵列堆叠在模式处理电路上方,并存储用户语音数据等。模式处理电路根据输入的声学模型(或语言模型)对存储在3D‑M阵列中的用户语音数据进行模式识别。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top