“杨士宁”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果29个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构及其形成方法-CN201880096611.7有效
发明人：陈俊;华子群;胡思平;王家文;王涛;朱继锋;丁滔滔;王新胜;朱宏斌;程卫华;杨士宁 -专利权人：长江存储科技有限责任公司
申请日： 2018-06-29 - 公布日： 2023-09-01 - 主分类号： H01L27/146 文献下载
摘要：一种半导体结构及其形成方法，半导体结构包括：第一基底(100)；位于第一基底表面的第一键合层(200)，第一键合层的材料为包含Si、N和C的介质材料。半导体结构的第一键合层在键合时能够具有较高的键合力。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN201880096617.4有效
发明人：王新胜;张莉;张高升;万先进;华子群;王家文;丁滔滔;朱宏斌;程卫华;杨士宁 -专利权人：长江存储科技有限责任公司
申请日： 2018-06-29 - 公布日： 2023-09-01 - 主分类号： H01L23/532 文献下载
摘要：本发明涉及一种半导体结构及其形成方法，所述半导体结构包括：第一基底；位于所述第一基底表面的第一粘附层；位于所述第一粘附层表面的第一键合层，所述第一粘附层的致密度大于所述第一键合层的致密度。所述半导体结构的第一粘附层与所述第一基底以及第一键合层之间具有较高的粘附性，有利于提高半导体结构的性能。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN201880096616.X有效
发明人：王新胜;张莉;张高升;万先进;华子群;王家文;丁滔滔;朱宏斌;程卫华;杨士宁 -专利权人：长江存储科技有限责任公司
申请日： 2018-06-29 - 公布日： 2023-08-25 - 主分类号： H01L23/532 文献下载
摘要：本发明涉及一种半导体结构及其形成方法，所述半导体结构包括：第一基底；位于所述第一基底表面的第一键合层，所述第一键合层的材料为包含C元素的介质材料，所述第一键合层背向所述第一基底的表层的C原子浓度大于或等于35％。所述半导体结构在的第一键合层在键合时能够提高键合强度。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202310283040.0在审
发明人：陈俊;华子群;胡思平;王家文;王涛;朱继锋;丁滔滔;王新胜;朱宏斌;程卫华;杨士宁 -专利权人：长江存储科技有限责任公司
申请日： 2018-06-29 - 公布日： 2023-06-30 - 主分类号： H01L23/00 文献下载
摘要：本发明涉及一种半导体结构及其形成方法，所述半导体结构包括：第一基底；在所述第一基底表面上的第一粘附/键合叠层，所述第一粘附/键合叠层包括至少一层第一粘附层和至少一层第一键合层，所述第一粘附层和第一键合层分别采用不同的材料，所述第一键合层的材料为包括Si、N和C的介质材料，所述第一粘附层的材料为包括Si和N的介质材料。所述半导体结构的第一粘附/键合叠层在键合时能够具有较高的键合力。
半导体结构及其形成方法

[发明专利]具有垂直晶体管的存储器器件及其形成方法-CN202180003349.9在审
发明人： 杨士宁;朱宏斌;刘威;华文宇 -专利权人：长江存储科技有限责任公司
申请日： 2021-09-30 - 公布日： 2023-05-09 - 主分类号： H10B12/00 文献下载
摘要：在某些方面中，一种存储器器件包括：半导体层，包括与半导体层接触的外围晶体管的外围电路，设置在半导体层和外围电路旁边的存储器单元阵列，以及耦合到存储器单元的位线。存储器单元中的每一个存储器单元包括在第一方向上延伸的垂直晶体管，以及耦合到垂直晶体管的存储单元。位线中的每条位线在垂直于第一方向的第二方向上延伸。位线中的相应一条位线和相应存储单元在第一方向上耦合到存储器单元中的每一个存储器单元的相对端部。
具有垂直晶体管存储器器件及其形成方法

[发明专利]半导体结构及其形成方法-CN201880096595.1有效
发明人：陈俊;华子群;胡思平;王家文;王涛;朱继锋;丁滔滔;王新胜;朱宏斌;程卫华;杨士宁 -专利权人：长江存储科技有限责任公司
申请日： 2018-06-29 - 公布日： 2023-04-11 - 主分类号： H01L21/02 文献下载
摘要：本发明涉及一种半导体结构及其形成方法，所述半导体结构包括：第一基底；在所述第一基底表面上的第一粘附/键合叠层，所述第一粘附/键合叠层包括至少一层第一粘附层和至少一层第一键合层，所述第一粘附层和第一键合层分别采用不同的材料，所述第一键合层的材料为包括Si、N和C的介质材料，所述第一粘附层的材料为包括Si和N的介质材料。所述半导体结构的第一粘附/键合叠层在键合时能够具有较高的键合力。
半导体结构及其形成方法

[发明专利]芯片老化测试装置及方法-CN202211682941.9在审
发明人：李明军;卢新元;张鹏;杨士宁 -专利权人：龙芯中科技术股份有限公司
申请日： 2022-12-27 - 公布日： 2023-03-31 - 主分类号： G01R31/28 文献下载
摘要：本申请提供一种芯片老化测试装置及方法，所述装置包括连接状态检测模块、测试控制模块和老化控制模块，其中，所述连接状态检测模块与芯片电连接，用于在所述芯片放置于老化板的测试座上时检测芯片与老化板之间的连接状态是否正常，在检测为正常时生成触发信号；所述测试控制模块，用于根据所述触发信号生成老化确认信号；以及，所述老化控制模块，用于根据所述老化确认信号，允许所述芯片老化测试装置对所述芯片进行老化测试。本申请增加芯片老化测试装置检测芯片与老化板之间的连接状态，可以有效避免老化板和芯片在连接失效的情况下进行老化测试，优化芯片老化测试效果，提高老化覆盖率。
芯片老化测试装置方法

[发明专利]半导体结构及其形成方法-CN202210808320.4在审
发明人：王新胜;张莉;张高升;万先进;华子群;王家文;丁滔滔;朱宏斌;程卫华;杨士宁 -专利权人：长江存储科技有限责任公司
申请日： 2018-06-29 - 公布日： 2022-10-14 - 主分类号： H01L23/488 文献下载
摘要：本发明涉及一种半导体结构及其形成方法，所述半导体结构包括：第一基底；位于所述第一基底表面的第一粘附层；位于所述第一粘附层表面的第一缓冲层；位于所述第一缓冲层表面的第一键合层，所述第一粘附层和第一缓冲层的致密度均大于所述第一键合层的致密度，所述第一键合层和所述第一缓冲层的材料均为包含C元素的介质材料。所述半导体结构的第一粘附层与所述第一基底以及第一缓冲层之间、第一缓冲层与第一键合层之间具有较高的粘附性，避免断裂；且所述第一键合层在键合后也能在键合表面具有较强的键合力，能够阻挡金属材料在键合界面的扩散，有利于提高半导体结构的性能。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN201880096607.0有效
发明人：王新胜;张莉;张高升;万先进;华子群;王家文;丁滔滔;朱宏斌;程卫华;杨士宁 -专利权人：长江存储科技有限责任公司
申请日： 2018-06-29 - 公布日： 2022-07-29 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及一种半导体结构及其形成方法，所述半导体结构包括：第一基底；位于所述第一基底表面的第一粘附层；位于所述第一粘附层表面的第一缓冲层；位于所述第一缓冲层表面的第一键合层，所述第一粘附层和第一缓冲层的致密度均大于所述第一键合层的致密度。所述半导体结构的第一粘附层与所述第一基底以及第一缓冲层之间、第一缓冲层与第一键合层之间具有较高的粘附性，有利于提高半导体结构的性能。
半导体结构及其形成方法

[发明专利]半导体装置及其制备方法-CN201710716657.1有效
发明人：吕震宇;陈俊;朱继锋;胡禺石;陶谦;杨士宁;杨伟毅 -专利权人：长江存储科技有限责任公司
申请日： 2017-08-21 - 公布日： 2019-05-14 - 主分类号： H01L27/11578 文献下载
摘要：本发明涉及一种NAND存储器及其制备方法，NAND存储器包括：硅基板；多个外围器件；形成在所述外围器件上方的多个NAND串；形成在所述多个NAND串上方的单晶硅层，所述单晶硅层与所述多个NAND串接触连接，和形成在所述多个外围器件和多个NAND串之间的一个或多个第一互联层。本发明通过将阵列器件和外围器件的制作分开，能够避免两个器件制造时互相影响对方的制作过程，因此解决了现有技术中后面的层的制作受前面的层制作后温度限制的问题，从而获得了良好的外围器件性能。另外由于阵列器件叠加在外围器件之上，实现了高器件密度。
半导体装置及其制备方法

[发明专利]一种高带宽低压差线性稳压器-CN201910109763.2在审
发明人：潘锋;吕震宇;杨伟毅;杨士宁 -专利权人：长江存储科技有限责任公司
申请日： 2017-03-08 - 公布日： 2019-04-16 - 主分类号： G05F1/56 文献下载
摘要：本发明实施例公开了一种高带宽低压差线性稳压器，包括：比较器、第一开关管和米勒电容；所述比较器的第一输入端连接参考电压，所述比较器的第二输入端连接所述第一开关管的第一端，所述比较器的输出端连接所述第一开关管的控制端；所述第一开关管的第一端连接负载，所述第一开关管的第二端连接电源电压；所述米勒电容的第一端连接所述第一开关管的控制端，所述米勒电容的第二端连接所述第一开关管的第一端。本发明实施例中的高带宽LDO无需要求闭环电路的输出稳定，通过米勒电容使第一开关管的输出震荡稳定在负载要求的范围之内，无需限制LDO的带宽以使其输出稳定，实现了高带宽、负载瞬态响应速度快的低压差线性稳压器。
第一开关米勒电容比较器第一端高带宽低压差线性稳压器输入端连接输出稳定控制端负载瞬态响应输出端连接闭环电路参考电压负载要求连接电源带宽震荡输出

[发明专利]一种FPGA重构装置和方法-CN201610953605.1有效
发明人： 杨士宁;张虹;李盛杰;张碚 -专利权人：航天科工防御技术研究试验中心
申请日： 2016-11-03 - 公布日： 2019-03-26 - 主分类号： G05B23/02 文献下载
摘要：本发明公开了一种FPGA重构装置和方法，FPGA重构装置包括上位机，主控单元FPGA，被测FPGA，SD卡，上位机、被测FPGA和SD卡分别与主控单元FPGA相连；上位机通过主控单元FPGA将被测FPGA需要的配置文件写入SD卡内；上位机还通过主控单元FPGA将控制程序写入被测FPGA内，被测FPGA根据控制程序向主控单元FPGA发送控制信号，逐一获取配置文件，FPGA重构方法采用了上述FPGA重构装置。本发明提供的FPGA重构装置和方法，解决了FPGA测试过程中重复工作量大问题的同时，减少了电路中器件重新上电启动的次数。
一种 fpga 装置方法

[发明专利]一种高带宽低压差线性稳压器-CN201710135653.4有效
发明人：潘锋;吕震宇;杨伟毅;杨士宁 -专利权人：长江存储科技有限责任公司
申请日： 2017-03-08 - 公布日： 2019-03-12 - 主分类号： G05F1/56 文献下载
摘要：本发明实施例公开了一种高带宽低压差线性稳压器，包括：比较器、第一开关管和米勒电容；所述比较器的第一输入端连接参考电压，所述比较器的第二输入端连接所述第一开关管的第一端，所述比较器的输出端连接所述第一开关管的控制端；所述第一开关管的第一端连接负载，所述第一开关管的第二端连接电源电压；所述米勒电容的第一端连接所述第一开关管的控制端，所述米勒电容的第二端连接所述第一开关管的第一端。本发明实施例中的高带宽LDO无需要求闭环电路的输出稳定，通过米勒电容使第一开关管的输出震荡稳定在负载要求的范围之内，无需限制LDO的带宽以使其输出稳定，实现了高带宽、负载瞬态响应速度快的低压差线性稳压器。
一种带宽低压线性稳压器

[发明专利]存储器结构及其制备方法、存储器的测试方法-CN201710134367.6有效
发明人：潘锋;金钟俊;李钟硕;吕震宇;李勇娜;宋立东;杨伟毅;杨士宁 -专利权人：长江存储科技有限责任公司
申请日： 2017-03-08 - 公布日： 2019-03-12 - 主分类号： H01L27/11529 文献下载
摘要：本申请实施例公开了一种存储器结构及其制备方法，该存储器结构中，在CMOS芯片的正面形成有第一金属图案层。其中，存储器结构中的至少部分导电凸块、所述TAC、所述第一通孔、所述第二通孔以及所述第一金属图案层上的金属图案之间形成电连接，从而使多个TAC通过所述导电凸块、第一通孔和第二通孔以及第一金属图案层上的金属图案按照特定方式连接形成测试TAC性能的测试结构。通过对该测试TAC性能的测试结构的测试，能够实现对TAC性能的测试。基于此，本申请实施例还公开了一种存储器结构的测试方法。
存储器结构及其制备方法测试

[发明专利]存储阵列芯片测试结构及其制备方法、测试方法-CN201710135326.9有效
发明人：潘锋;金钟俊;李钟硕;吕震宇;李勇娜;宋立东;杨伟毅;杨士宁 -专利权人：长江存储科技有限责任公司
申请日： 2017-03-08 - 公布日： 2019-01-22 - 主分类号： H01L23/544 文献下载
摘要：本申请实施例公开了一种存储阵列芯片测试结构及其制备方法，该测试结构包括：存储阵列芯片；存储阵列芯片内设置有字线位线连接；在存储阵列芯片的正面设置有介电层，介电层内设置有多个通孔；在介电层之上设置有金属图案层；其中，至少部分金属图案层上的金属图案、通孔以及字线位线连接之间形成电连接。该电连接的金属图案层、通孔和字线位线连接能够为测试信号提供信号传输通路。该形成电连接的各个结构能够为测试信号提供信号通路，如此，通过该信号通路能够对存储阵列芯片进行测试。本申请还公开了一种存储阵列芯片的测试方法。
存储阵列芯片测试结构及其制备方法

1
2
下一页»
尾页
共 29 条