[发明专利]一种记忆装置及产生程序化偏压脉冲的方法和集成电路有效
| 申请号： | 201210033928.0 | 申请日： | 2012-02-15 |
| 公开（公告）号： | CN103258570A | 公开（公告）日： | 2013-08-21 |
| 发明（设计）人： | 刘注雍 | 申请（专利权）人： | 旺宏电子股份有限公司 |
| 主分类号： | G11C16/02 | 分类号： | G11C16/02;G11C16/08;G11C16/24 |
| 代理公司： | 北京中原华和知识产权代理有限责任公司 11019 | 代理人： | 寿宁;张华辉 |
| 地址： | 中国台湾新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明是一种记忆装置及产生程序化偏压脉冲的方法和集成电路，是改善边界及抑制干扰的快闪记忆体程序化技术。其记忆装置包括多个记忆胞串列，并具有多条字元线。一选取目标记忆胞由递增步进脉冲程序化加以程序化，其包括施加具有至少一循环的阶梯轮廓的程序化偏压脉冲，其包括一初始阶段中程序化电压及通过电压设定为具有一初始阶级，及一后续部分程序化电压及选择性地将通过电压升压至第二阶级。在初始阶段位元线电压及串列选择线电压用来开启串列选择切换开关，并在后续阶段关闭串列选择切换开关。并在施加抑制位元线电压关闭未选取串列的串列选择切换开关之前及之后，程序化电分别压降至小于程序化大小的一第一大小，及升至该程序化大小。 | ||
| 搜索关键词： | 一种 记忆 装置 产生 程序化 偏压 脉冲 方法 集成电路 | ||
【主权项】：
一种记忆装置，其特征在于其包含：多个感测节点及参考节点；多个记忆胞串列，每一个串列安排连接介于对应的感测节点与参考节点之间，且包括一串列选择切换开关以选择性地连接该串列至对应的位元线；多条字元线及至少一条串列选择线，字元线与该多个记忆胞串列中对应的记忆胞耦接且该至少一条串列选择线与对应的串列选择切换开关耦接；以及逻辑与电路，和该多条字元线、该至少一条串列选择线、该多条位元线及该参考节点耦接，以程序化一选取串列中一记忆胞的一选取字元线以建立一程序化记忆胞临界电压在一目标临界电压内，该逻辑与电路组态为施加一程序化偏压脉冲，其包括：施加一程序化电压至该选取字元线及通过电压至该多条字元线中的其他字元线，该程序化电压及至少一通过电压于该程序化偏压脉冲的一初始阶段中具有一第一大小，并在后续阶段中转变至各自的一第二大小；施加一位元线电压至与该所选取串列对应的感测节点及一参考电压至与该所选取串列对应的该参考节点；及施加一串列选择电压至该至少一条串列选择线，该位元线电压及该串列选择线电压是用来在该程序化偏压脉冲的该初始阶段中开启该串列选择切换开关，并在该后续阶段中关闭该串列选择切换开关或是降低该串列选择切换开关的导电率。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司，未经旺宏电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210033928.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 擦除和刷新非易失性存储器件的方法-201610603127.1
- 韩真晚;沈善一;金汉洙;张在薰;孙炳根 - 三星电子株式会社
- 2011-02-17 - 2019-11-05 - G11C16/02
- 提供一种擦除非易失性存储器件的至少一个被选子块的方法，该方法包括：允许至少一个串选择线中的每一个浮置，所述非易失性存储器件包括所述至少一个串选择线，所述非易失性存储器件包括存储单元阵列，该存储单元阵列包括衬底和多个存储块，所述多个存储块中的每一个包括沿着与所述衬底垂直的方向堆叠的多个存储单元，所述多个存储单元中的每一个连接至至少一个字线，所述多个存储块中的每一个还包括连接至所述至少一个串选择线的至少一个串选择晶体管、连接至至少一个地选择线的至少一个地选择晶体管、以及连接至至少一个伪字线并将所述存储单元分隔成多个子块的至少一个分隔物；将第一电压施加到所述至少一个被选子块的至少一个字线。
- 半导体存储器装置、半导体系统以及读取方法-201410464625.3
- 神永雄大 - 华邦电子股份有限公司
- 2014-09-12 - 2019-10-18 - G11C16/02
- 本发明涉及半导体存储器装置、半导体系统以及读取方法，提供一种能够有效地保护安全性高的信息的闪存。闪存(100)包含设定部，所述设定部在被输入了特定命令时，对非易失性组态暂存器(240)设定特定地址信息，且在隐藏的存储区域(112)设定特定数据。闪存(100)还包括：比较部(300)，在读取操作时，比较输入的地址信息与特定地址信息；及控制部(310)，当两地址信息一致时，读取设定于存储区域(112)的特定数据，且擦除特定地址，当两地址信息不一致时，按照输入的地址信息读取存储于存储器阵列的数据。
- 多栅极存储器的控制栅极字线驱动器电路-201310505480.2
- G·穆勒;R·J·西兹代克 - 恩智浦美国有限公司
- 2013-10-24 - 2019-10-18 - G11C16/02
- 本发明涉及多栅极存储器的控制栅极字线驱动器电路。存储器（101）具有多栅极存储器单元阵列（103）和耦合于所述阵列的存储器单元的分区的字线驱动器电路（115）。在至少一个操作模式中，所述字线驱动器电路可控制成在所述分区是非选择的分区的读取操作期间将耦合于所述控制栅极字线驱动器并且耦合于所述分区的相关控制栅极字线设置于浮置状态。
- 页缓冲器电路及其操作方法-201510031306.8
- 陈重光;陈汉松;洪俊雄 - 旺宏电子股份有限公司
- 2015-01-22 - 2019-09-24 - G11C16/02
- 本发明公开了一种页缓冲器电路及其操作方法，该页缓冲器电路包含多个页缓冲器，这些页缓冲器包含第一页缓冲器。第一页缓冲器用以加载第一缓冲器的输入数据及至少一邻近页缓冲器的输入数据。第一页缓冲器也用以对应第一缓冲器的输入数据及至少一邻近页缓冲器的输入数据施加一偏压到一位线。
- 存储系统及其操作方法-201410018340.7
- 郑凤吉;金炯坤;边大锡 - 三星电子株式会社
- 2014-01-15 - 2019-08-20 - G11C16/02
- 公开了一种存储系统及其操作方法。一种操作包括非易失性存储装置和控制所述非易失性存储装置的存储控制器的的方法包括：以包括多个扇区的页为单位从存储单元阵列读取数据；以页的扇区为单位对读取数据执行纠错解码；选择包括至少一个不可纠正的错误的至少一个目标扇区，并且选择至少一个通过扇区，其中，通过扇区的读取数据的所有错误通过纠错解码是可纠正的；在对连接到所述至少一个目标扇区的目标位线预充电的同时，禁止对连接到所述至少一个通过扇区的位线预充电；以及对所述至少一个目标扇区中的数据执行读取重试操作。
- 用以修整三维与非门闪存的控制晶体管的系统与方法-201410507528.8
- 张国彬;张智慎;吕函庭 - 旺宏电子股份有限公司
- 2014-09-28 - 2019-08-20 - G11C16/02
- 本发明公开了一种用以修整三维与非门闪存的控制晶体管的系统与方法，三维与非门闪存阵列(3D NAND Flash memory array)中的控制晶体管与存储单元二者皆可使用相同的技术来形成(例如是电荷捕捉结构)，以简化制造过程。然而，当与传统的栅极‑氧化物基的控制晶体管相比时，所得的控制晶体管在阈值电压(threshold voltage)中可能具有较高的变化性。本发明提供示范性的技术，以修整控制晶体管，在阵列操作期间提供增加的可靠度与效能。
- 半导体存储装置以及存储系统-201380079381.0
- 阿部健一;白川政信 - 东芝存储器株式会社
- 2013-09-13 - 2019-08-13 - G11C16/02
- 实施方式所涉及的半导体存储装置具备第一存储单元、第二存储单元、字线以及第一位线、第二位线。第一位线、第二位线分别与第一存储单元、第二存储单元的一端电连接。在重试读取时，对字线施加读出电压，对第一位线施加第一电压，对第二位线施加第二电压，第二电压与第一电压不同。
- 在存储器操作中控制主体电势的设备及方法-201380070621.0
- 赵涵;合田晃;克里希纳·K·帕拉;奥雷柳·贾恩卡洛·毛里;刘海涛;丹沢彻;山田重和;作井浩司 - 美光科技公司
- 2013-12-05 - 2019-08-09 - G11C16/02
- 一些实施例包含设备及方法，所述设备具有包含位于所述设备的不同层级中的存储器单元的存储器单元串及耦合到所述存储器单元串的数据线。所述存储器单元串包含与所述存储器单元相关联的柱状主体。此类设备中的至少一者可包含模块，所述模块经配置以将信息存储于多个存储器单元中的一者中，及/或确定存储于多个存储器单元中的一存储器单元中的信息的值。所述模块还可经配置以将具有正值的电压施加到所述数据线及/或源极，以控制所述主体的电势。本发明描述其它实施例。
- 半导体存储装置和存储数据的读取方法-201380079336.5
- 马思博;吉原正浩;阿部克巳 - 东芝存储器株式会社
- 2013-07-08 - 2019-07-30 - G11C16/02
- 本发明提供能够提高感测放大器的读取特性的半导体存储装置和存储数据的读取方法。半导体存储装置具备感测放大器和控制器。感测放大器具有：对位线的电压进行箝位的第一晶体管、在由第一晶体管箝位了的电压节点与基准电压节点之间设置的第二晶体管以及夹插于充放电节点与由第一晶体管箝位了的电压节点之间的第三晶体管。控制器，在第一工作模式中，使第一晶体管和第二晶体管导通，使第三晶体管截止。在第二工作模式中，使第三晶体管导通，在第三工作模式中，使第一晶体管导通、使第二晶体管截止、使第三晶体管导通并使第四晶体管导通。
- 数据存储装置、操作所述装置的方法和数据处理系统-201410573701.4
- 沁仁辅 - 三星电子株式会社
- 2014-10-23 - 2019-07-26 - G11C16/02
- 一种数据存储装置、操作所述装置的方法和数据处理系统。所述数据存储装置包括：电压提供控制电路，被配置为接收外部电压，从外部电压产生不同的电压，并分别通过电压提供线向负载提供不同的电压；放电控制电路，被配置为响应于控制信号和外部电压而对电压提供线的残余电压进行放电，放电控制电路被配置为按照最高残余电压至最低残余电压的顺序对残余电压进行放电。
- 多次可编程存储器-201410769083.0
- 陈旭顺;郭政雄;李谷桓;陈中杰;池育德 - 台湾积体电路制造股份有限公司
- 2014-12-12 - 2019-07-19 - G11C16/02
- 提供了一种可使用1.5V至5.5V的电源电压的电源工作的多次可编程(MTP)结构。当电源电压高于第一电压时，第一电路配置成在第二晶体管的漏极处生成第二恒定电压，并且在第三电路中端子上生成第二恒定电压。在一些实施例中，第三电路提供第三晶体管的栅极上的第三恒定电压。当电源电压低于第一电压时，第五电路配置成在第三电路中端子上生成第四恒定电压。第四恒定电压基本上等于第二恒定电压。该方法还包括该结构的操作方法。
- 读取闪存中所储存的数据的方法与存储器控制器-201410825947.6
- 杨宗杰 - 慧荣科技股份有限公司
- 2014-12-25 - 2019-06-28 - G11C16/02
- 本发明公开了一种用以读取一闪存中所储存的数据的存储器控制器和读取一闪存中所储存的数据的方法。所述方法包括：从多个默认栅极电压组合选项中选择出一初始栅极电压组合；依据所述初始栅极电压组合来控制所述闪存中的多个存储器单元，并读出多个位序列；通过对所述多个位序列进行一字码错误更正操作来判断出对应所述初始栅极电压组合的一电荷散布参数；依据一对照表来决定出对应所述电荷散布参数的一目标栅极电压组合；以及依据所述目标栅极电压组合来控制所述多个存储器单元以读出多个更新位序列。通过本发明，可快速找出一正确的栅极电压组合来控制所述闪存，而不需要逐一测试每一个默认的栅极电压组合选项。
- 一种快闪存储器及其处理方法-201410438233.X
- 舒清明;王林凯 - 北京兆易创新科技股份有限公司
- 2014-08-29 - 2019-06-28 - G11C16/02
- 本发明提供了一种快闪存储器及其处理方法，其中的快闪存储器具体包括：电源检测模块、异常处理模块和第一电源标志操作模块；其中，所述电源检测模块，用于检测快闪存储器芯片的电源电压，得到相应的检测结果；其中，所述检测结果包括异常和正常；所述异常处理模块，用于当所述检测结果为异常时，终止所述快闪存储器芯片正在进行的操作；及所述第一电源标志操作模块，用于在所述异常处理模块终止所述快闪存储器芯片正在进行的操作后，将电源监控标志位置位；其中，所述电源监控标志位用于表示在之前的操作过程中，所述快闪存储器芯片是否因为电源电压异常而终止过正在进行的操作。本发明能够提高快闪存储器的可靠性。
- 半导体存储装置-201380079337.X
- 原田佳和 - 东芝存储器株式会社
- 2013-07-08 - 2019-06-04 - G11C16/02
- 本实施方式的存储器包括存储器单元阵列。字线与存储器单元连接。位线与存储器单元的电流路径的一端连接。感测放大器部与多个位线连接。数据的写入工作包括第1写入循环和第2写入循环。第1写入循环包括第1编程工作和第1验证工作。第2写入循环包括第2编程工作和第2验证工作。感测放大器部以第1验证工作对多个位线中至少一条位线的电压进行放电。感测放大器部以第2验证工作保持多个位线的电压。
- 页或字可擦除复合非易失性存储器-201510459611.7
- F·拉罗萨 - 意法半导体(鲁塞)公司
- 2015-07-30 - 2019-05-07 - G11C16/02
- 本公开提供了页或字可擦除复合非易失性存储器。一种非易失性存储器包括位线、包括第一类型的存储器单元的第一页可擦除扇区和包括第二类型的存储器单元的第二字可擦除或位可擦除扇区。第一类型的存储器单元包括单个浮置栅极晶体管，并且第二类型的存储器单元包括浮置栅极被电耦合的第一浮置栅极晶体管和第二浮置栅极晶体管，第二类型的存储器单元的第二浮置栅极晶体管使该存储器单元能够被单独地擦除。
- 数据存储设备、控制器以及数据存储设备的操作方法-201310502766.5
- 李元奭;尹恩振;文荣国;黄成植;孙东贤 - 三星电子株式会社
- 2013-10-23 - 2019-04-16 - G11C16/02
- 本发明提供了数据存储设备、控制器以及数据存储设备的操作方法。非易失性存储器包括：存储单元阵列，包括多个非易失性存储单元；解码器，通过多个字线与存储单元阵列连接；数据输入/输出电路，通过多个位线与存储单元阵列连接；电压检测器，被配置成检测电源电压的变化以输出电压变化信号；以及控制逻辑，被配置成控制解码器和数据输入/输出电路从而响应于电压变化信号使存储在存储单元阵列中的数据无效。
- 功率损耗恢复中的固态驱动器管理-201280072100.4
- R.P.曼戈尔德;R.L.库尔森;R.J.小罗耶;S.N.特里卡 - 英特尔公司
- 2012-06-07 - 2019-04-05 - G11C16/02
- 本公开的实施例描述用于功率损耗恢复中固态驱动器管理的设备、方法、计算机可读介质和系统配置。可以描述和/或要求保护其它实施例。
- 储存数据数值在存储单元的方法及存储器-201410665656.5
- 洪俊雄;王典彦 - 旺宏电子股份有限公司
- 2014-11-20 - 2019-03-19 - G11C16/02
- 本发明公开了一种储存数据数值在存储单元的方法及存储器，数据数值包含一第一数据数值和一第二数据数值其中之一，第一数据数值和第二数据数值分别由第一及一第二可编程电阻值范围(programmable resistance ranges)所表示。此方法包括：在一写入周期(cycle)，应用具有一第一验证周期的一第一验证操作及具有一第一写入周期的一第一写入操作以储存第一数据数值在存储单元，或应用具有一第二验证周期的一第二验证操作及具有一第二写入周期的第二写入操作以储存第一数据数值在存储单元，第二验证周期长于第一验证周期，第二写入周期短于第一写入周期。写入周期是短于该第一写入周期及该第二验证周期之和。
- 存储器架构与其操作方法-201310597458.5
- 李明修;李峰旻;林昱佑 - 旺宏电子股份有限公司
- 2013-11-22 - 2019-03-15 - G11C16/02
- 本发明公开了一种存储器架构与其操作方法，操作方法应用于包括一晶体管与一电阻式存储器元件的一电阻式存储单元。该操作方法包括：于一编程操作时，一编程电流通过该晶体管与该电阻式存储器元件，以使得该电阻式存储器元件的一电阻状态由一第一电阻状态改变成一第二电阻状态；以及于一擦除操作时，一擦除电流从该晶体管的一阱区流向该电阻式存储器元件但该擦除电流不流经该晶体管，以使得该电阻式存储器元件的该电阻状态由该第二电阻状态改变成该第一电阻状态。
- 存储器设备和存储器装置-201821247401.7
- F·塔耶特;M·巴蒂斯塔 - 意法半导体(鲁塞)公司
- 2018-08-03 - 2019-02-19 - G11C16/02
- 本公开涉及存储器设备和存储器装置。一种存储器设备包括：存储器平面，包括第一导电类型的一系列相邻半导体凹槽，其中每个半导体凹槽容纳包括多个存储器单元的多个存储器字，其中每个存储器单元包括具有浮置栅极和控制栅极的状态晶体管。存储器设备还包括被分别分配给多个存储器字中的每个存储器字的多个控制栅极选择晶体管，其中每个控制栅极选择晶体管被耦合到该控制栅极选择晶体管被分配给的存储器字的状态晶体管的控制栅极，其中每个控制栅极选择晶体管位于容纳该控制栅极选择晶体管被分配给的存储器字的半导体凹槽的相邻半导体凹槽中和该相邻半导体凹槽上。
- 电阻式存储器装置及其写入方法-201310665231.X
- 侯拓宏;徐崇威;陈玫瑾 - 华邦电子股份有限公司
- 2013-12-09 - 2019-01-08 - G11C16/02
- 本发明公开了一种电阻式存储器装置及其写入方法，其中，电阻式存储器装置包括存储单元阵列以及存储器控制器。存储器控制器在设定期间及重置期间的其一提供未连接至选中电阻式存储单元的未选中位元线第一位元线电压及未选中字线第一字线电压，其中，第一位元线电压等于写入电压VW乘以(n‑1)/n，第一字线电压等于VW×1/n。存储器控制器在设定期间及重置期间的另一提供未连接至选中电阻式存储单元的未选中位元线第二位元线电压，并提供未连接至该选中电阻式存储单元的未选中字线第二字线电压，其中，第二位元线电压等于VW×1/n，第二字线电压等于VW×(n‑1)/n。
- 非易失性半导体存储装置以及半导体装置-201410030707.7
- 见谷真;渡边考太郎 - 艾普凌科有限公司
- 2014-01-22 - 2019-01-01 - G11C16/02
- 非易失性半导体存储装置以及半导体装置。能够在向非易失性存储元件进行数据写入之前，生成写入后的状态，提高微调的精度。具备向非易失性存储元件发送写入数据的写入数据发送电路、连接在非易失性存储元件与数据输出端子之间的第一开关、与写入数据发送电路的输出端子连接的第三开关以及控制各个开关的控制逻辑电路，控制逻辑电路进行这样的控制：当输入了测试模式信号时，仅使第一开关和第三开关导通，在向非易失性存储元件进行写入之前，将写入数据向数据输出端子输出。
- 使用串行协议的存储器及对应的寻址方法-201410456572.0
- 弗朗索瓦·塔耶特 - ST微电子(鲁塞)有限公司
- 2010-10-13 - 2018-12-25 - G11C16/02
- 本发明提供一种使用串行协议的存储器及对应的寻址方法。该存储器包括：物理存储板(PMP)，包括沿第一方向延伸的m条第一物理线(RGP1i)和沿第二方向延伸的n条第二物理线(RGP2j)；接收装置，用于接收指示矩阵逻辑存储板(PML)的第一逻辑线(RG1i)和第二逻辑线(RG2j)的逻辑地址(ADR)，具有沿第一方向延伸的2p条第一逻辑线和沿第二方向延伸的2q条第二逻辑线，其中m和n均不同于2的幂，m是2k的倍数，k小于或等于p，并且m与n的乘积等于2p+q之上的最近整数，并且该存储器包括：用于对物理存储板(PMP)寻址的装置，被配置为基于所接收的逻辑地址的内容和该逻辑地址的一部分内容由m/2k除的欧几里得除法的余数来对第一物理线和仅第二物理线的一部分寻址。
- 控制非易失性存储器件的控制器以及控制器的操作方法-201310487893.2
- 申东旻;梁景喆;任胜灿;李起准;孔骏镇 - 三星电子株式会社;浦项工科大学校产学协力团
- 2013-10-17 - 2018-12-11 - G11C16/02
- 一种控制器的操作方法包括：选择码字的要打孔的位；根据要打孔的位的位置和生成矩阵计算单元的结构，检测输入字的无用位的位置；重新冻结输入字以便使冻结位和输入字的无用位重叠；通过根据重新冻结结果用冻结位取代信息字位来生成输入字位；通过对输入字位进行生成矩阵计算来生成码字；通过根据要打孔的位的位置对码字打孔来生成输出位；以及将输出位发送给非易失性存储器件。
- 使用可变电阻材料的非易失性存储器装置-201310484627.4
- 李昇妍;李永宅 - 三星电子株式会社
- 2013-10-16 - 2018-11-23 - G11C16/02
- 提供了使用可变电阻材料的非易失性存储装置。第一箝位单元连接在电阻存储器单元和第一感测节点之间，向电阻存储器单元提供第一箝位偏压。第一箝位偏压随时间而变化。第一补偿单元向第一感测节点提供补偿电流。第一感测放大器，连接到第一感测节点，以感测第一感测节点的电平变化。响应于第一数据存储在电阻存储器单元中，在第一箝位偏压开始的时间点过去第一时间量之后，第一感测放大器的输出值转变到不同状态。响应于不同于第一数据的第二数据存储在电阻存储器单元中，在第一箝位偏压开始的时间点过去不同于第一时间量的第二时间量之后，第一感测放大器的输出值转变到不同状态。
- 非易失性存储器件、其操作方法以及具有其的电子设备-201110377994.5
- 崔允熙 - 三星电子株式会社
- 2011-11-24 - 2018-06-01 - G11C16/02
- 非易失性存储器件、其操作方法以及具有其的电子设备。在一个实施例中，一种方法包括：接收操作命令；检测公共源极线的噪声电平；以及基于检测的噪声电平调整响应于操作命令对存储单元执行操作的次数。
- 运用于快闪存储器的偏压产生器及其相关控制方法-201410406306.7
- 蔡裕雄 - 力旺电子股份有限公司
- 2014-08-18 - 2018-05-25 - G11C16/02
- 一种运用于快闪存储器的偏压产生器及其相关控制方法。该快闪存储器的偏压电压产生器，产生一控制电压以及一源极线电压至一存储器阵列，该偏压电压产生器包括：一参考电压产生电路，接收一编程信号或者一抹除信号并据以产生一参考电压，其中，当该参考电压产生电路接收该编程信号时，该参考电压具备一正温度系数；以及当该参考电压产生电路接收该抹除信号时，该参考电压具备一负温度系数；以及，一电压转换电路，接收该参考电压并据以转换为该控制电压以及该源极线电压，其中该电压转换电路将该参考电压提高一第一倍率后成为该源极线电压，以及该电压转换电路将该参考电压提高一第二倍率后成为该控制电压。
- 电阻变化存储器及电阻变化器件的成形方法-201310240843.4
- 阪口智则;寺井真之;八高公一 - 瑞萨电子株式会社
- 2013-06-18 - 2018-04-24 - G11C16/02
- 本公开涉及电阻变化存储器及电阻变化器件的成形方法。电阻变化存储器具有电阻变化器件以及用于控制对电阻变化器件的电压施加的控制电路。电阻变化器件具有第一电极、第二电极以及置于第一电极与第二电极之间的电阻变化层。第二电极的材料包括选自W、Ti、Ta及它们的氮化物中的一种材料。在电阻变化器件的成形期间，控制电路接续第一成形处理执行第二成形处理。第一成形处理包括施加电压使得第一电极的电位高于第二电极的电位。第二成形处理包括施加电压使得第二电极的电位高于第一电极的电位。
- 用于2D/3D阶层式NAND的部分/完整阵列/块擦除-201680033840.5
- 李武开 - 李武开
- 2016-04-25 - 2018-04-17 - G11C16/02
- 一种新颖的2D/3D阶层式BL NAND阵列，具有在独立P衬底上的至少一个平面，包括分别与多个局部位线(LBL)相关联的多个LG群组，所述多个LBL布置于连接到页缓冲器的多个断开或未断开全局位线(GBL)下方的层级。每一LG群组包含多个块且将独立电力供应线连接到所述多个LBL中的每一个。每一块包含各自具有S个单元的N位2D/3D NAND串，所述单元串联连接且由两个串选择装置端接并耦合到共同源极线。确切地说，随机大小部分块WL是选自所述2D/3D NAND阵列的一个平面的随机选定LG群组的用于擦除的每一块，同时边界WL任选地被预读取且编程到所述2D/3D NAND阵列的另一平面中或者任选地在芯片外保存且回写以用于数据安全。
- 嵌入式存储芯片、嵌入式电子设备及其程序升级方法-201510022880.7
- 李志雄;邓恩华 - 深圳市江波龙电子有限公司
- 2015-01-16 - 2018-01-26 - G11C16/02
- 本发明涉及一种嵌入式存储芯片，包括本体，设置在本体上的第一接口接点，封装在本体内的控制集成电路晶粒和Nand Flash存储集成电路晶粒，所述Nand Flash存储集成电路晶粒和第一接口接点分别与控制集成电路晶粒电连接；所述控制集成电路晶粒设置有SPI接口，所述本体上还设置有SPI接口接点，所述SPI接口接点与所述SPI接口电连接，至少包括电源线、地线、数据输出线、数据输入线、片选线、时钟线6个接点。上述嵌入式存储芯片，在控制集成电路晶粒上增设SPI接口，外部电子设备能够通过SPI接口快速获取启动时所需的代码数据，从而使外部电子设备不再需要另外配置一个SPI Nor Flash存储芯片，降低了外部电子设备的生产成本。
- 专利分类
