“刘注雍”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构-CN201611126760.2有效
发明人：陈永翔;张耀文;刘注雍;杨怡箴;张馨文 -专利权人：旺宏电子股份有限公司
申请日： 2016-12-09 - 公布日： 2021-06-04 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种半导体结构，包括一第一源极/漏极区、一第二源极/漏极区、一通道掺杂区、一栅极结构、一第一阱、和一第二阱。第二源极/漏极区与第一源极/漏极区相对设置。通道掺杂区设置在第一源极/漏极区和第二源极/漏极区之间。栅极结构设置在通道掺杂区上。第一阱具有设置在第一源极/漏极区下的一第一部分。第二阱与第一阱相对设置，并与第二源极/漏极区分离。第一源极/漏极区、第二源极/漏极区、和通道掺杂区具有一第一导电类型。第一阱和第二阱具有不同于第一导电类型的一第二导电类型。
半导体结构

[发明专利]非易失性存储器以及其操作方法-CN201910341437.4在审
发明人： 刘注雍;张馨文;陈永翔;张耀文 -专利权人：旺宏电子股份有限公司
申请日： 2019-04-25 - 公布日： 2020-08-07 - 主分类号： G11C16/08 文献下载
摘要：一种非易失性存储器以及其操作方法。操作方法包括：选定编程字线，编程字线具有多个分段，其中上述分段分别对应多条位线；提供编程电压至编程字线的电压接收端，并使编程电压依序传送至上述分段；在多个启动时间点分别提供多个位线电压至位线，并在设定时间点导通编程字线对应的串选择开关；以及，依据位线分别对应的分段以设定位线电压的电压值，或者依据位线分别对应的分段以设定启动时间点，或者依据编程字线所造成的电压传输延迟以设定启动时间点。
非易失性存储器及其操作方法

[发明专利]存储阵列的编程方法-CN201510534067.8有效
发明人： 刘注雍;张馨文;张耀文;卢道政 -专利权人：旺宏电子股份有限公司
申请日： 2015-08-27 - 公布日： 2019-07-23 - 主分类号： G11C16/10 文献下载
摘要：本发明公开了一种存储阵列的编程方法，所述存储阵列包括电性连接第一字线的目标存储单元与两周边存储单元。该方法包括下列步骤：在执行目标存储单元的第一编程操作后，验证目标存储单元与两周边存储单元以取得第一验证结果；依据第一验证结果而决定是否对目标存储单元执行第二编程操作或是第三编程操作。对目标存储单元执行第二编程操作或是第三编程操作的步骤包括：关闭第一晶体管与第二晶体管；提升用以导通多个非目标存储单元的传递电压的电平以及第一字线所传送的编程电压的电平。
存储阵列编程方法

[发明专利]半导体结构及其制造方法-CN201710751228.8在审
发明人：吴冠纬;刘注雍;张耀文;杨怡箴 -专利权人：旺宏电子股份有限公司
申请日： 2017-08-28 - 公布日： 2019-03-05 - 主分类号： H01L27/11582 文献下载
摘要：一种半导体结构包括一基板、一叠层、一孔洞、和一有源结构。叠层设置在基板上。叠层由彼此交替的多个导电层和多个绝缘层构成。所述导电层包括一第i层导电层和设置在第i层导电层上方的一第j层导电层，第i层导电层具有厚度t_i，第j层导电层具有厚度t_j，t_j大于t_i。孔洞穿过叠层。孔洞具有分别对应第i层导电层和第j层导电层的直径D_i和直径D_j，D_j大于D_i。有源结构设置在孔洞中。有源结构包括一通道层。该通道层沿着孔洞的一侧壁设置，并与叠层的导电层隔离。
导电层孔洞叠层源结构半导体结构通道层基板绝缘层交替的穿过隔离制造

[发明专利]闪存的可程序方法-CN201310051136.0有效
发明人： 刘注雍;张馨文;张耀文;卢道政 -专利权人：旺宏电子股份有限公司
申请日： 2013-02-16 - 公布日： 2018-01-09 - 主分类号： G11C16/06 文献下载
摘要：一程序化一NAND闪存的方法，包含一预先提升阶段安排用来提高一被选取内存晶胞的信道电压与一在预先提升阶段后导入的提升阶段，其中所述预先提升阶段至少包含将一位线施加偏压至一第一电压，将一串选择晶体管加偏压至一第二电压，以及将所述串选择晶体管的偏压降至第一电压。特别地说，第二电压高于第一电压。
闪存程序方法

[发明专利]一种记忆装置及产生程序化偏压脉冲的方法和集成电路-CN201210033928.0有效
发明人： 刘注雍 -专利权人：旺宏电子股份有限公司
申请日： 2012-02-15 - 公布日： 2013-08-21 - 主分类号： G11C16/02 文献下载
摘要：本发明是一种记忆装置及产生程序化偏压脉冲的方法和集成电路，是改善边界及抑制干扰的快闪记忆体程序化技术。其记忆装置包括多个记忆胞串列，并具有多条字元线。一选取目标记忆胞由递增步进脉冲程序化加以程序化，其包括施加具有至少一循环的阶梯轮廓的程序化偏压脉冲，其包括一初始阶段中程序化电压及通过电压设定为具有一初始阶级，及一后续部分程序化电压及选择性地将通过电压升压至第二阶级。在初始阶段位元线电压及串列选择线电压用来开启串列选择切换开关，并在后续阶段关闭串列选择切换开关。并在施加抑制位元线电压关闭未选取串列的串列选择切换开关之前及之后，程序化电分别压降至小于程序化大小的一第一大小，及升至该程序化大小。
一种记忆装置产生程序化偏压脉冲方法集成电路

[发明专利]快闪记忆体装置与其程序化方法-CN201110065726.X有效
发明人：张馨文;张耀文;刘注雍 -专利权人：旺宏电子股份有限公司
申请日： 2011-03-16 - 公布日： 2012-09-19 - 主分类号： G11C16/02 文献下载
摘要：本发明是有关于一种快闪记忆体装置与其程序化方法。该快闪记忆体装置，包括记忆体阵列、列解码器、以及M个页面缓冲器，M为正整数。其中，记忆体阵列包括多个记忆胞，并电性连接多条字元线与多条位元线。列解码器在一致能期间驱动这些字元线中的一特定字元线。所述M个页面缓冲器将致能期间划分成N个子期间，N为大于2的整数。此外，所述M个页面缓冲器在第i个子期间驱动第i、i+N、i+2N、...、i+(M-1)*N条位元线，以对电性连接至特定字元线的记忆胞进行程序化，i为整数且1≤i≤N。本发明还提供了一种快闪记忆体装置的程序化方法。藉此本发明可以在兼顾传递扰动的情况下，降低记忆胞的程序扰动。
记忆体装置与其程序化方法