[发明专利]显示面板及其制作方法有效
| 申请号： | 200610073639.8 | 申请日： | 2006-04-13 |
| 公开（公告）号： | CN1832138A | 公开（公告）日： | 2006-09-13 |
| 发明（设计）人： | 彭佳添 | 申请（专利权）人： | 友达光电股份有限公司 |
| 主分类号： | H01L21/82 | 分类号： | H01L21/82;H01L21/20;H01L21/268;H01L27/32 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 陶凤波;侯宇 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种显示器面板，其包含至少一显示区域及一具有驱动显示区域中显示元件的外围电路区域。在显示区域中的电子元件大体上是设置在通过固相结晶法从非晶硅转变而成的多晶硅层上，而外围电路区域的电子元件则是设置于从非晶硅先通过固相结晶法处理后再经激光退火转变而成的多晶硅层上。因此，该显示区域实质上并无结合激光退火后结晶粒径不均匀的缺陷，故有较均匀的多晶硅层，且该外围区域有较高电子迁移率的多晶硅层。 | ||
| 搜索关键词： | 显示 面板 及其 制作方法 | ||
【主权项】：
1.一种显示面板的制作方法，其中所述显示面板设置于具有第一区域及第二区域的基板上，且所述显示面板在所述第一区域具有显示区域及所述第二区域具有电性连接至所述显示区域的电路区域，所述显示区域包含多个显示元件，所述电路区域包含多个电子元件，所述制作方法包括：在所述基板上设置一非晶硅层；通过固相结晶步骤，以同时将所述第一及第二区域的所述非晶硅层转变为多晶硅层；还利用激光束进行所述第二区域的所述多晶硅层的退火，以形成激光退火多晶硅层；在所述第一区域的所述多晶硅层上制作所述显示元件；在所述第二区域的所述激光退火多晶硅层上制作所述电子元件；以及在所述显示区域及所述电路区域之间提供电性连接元件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于友达光电股份有限公司，未经友达光电股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610073639.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 电容阵列的形成方法及半导体结构-202110772178.8
- 宛强 - 长鑫存储技术有限公司
- 2021-07-08 - 2023-10-24 - H01L21/82
- 本发明提出一种电容阵列的形成方法及半导体结构，电容阵列的形成方法包括：提供衬底，其包括阵列区和非阵列区，衬底内形成有基底层和介电层，基底层与介电层之间形成有第一阻挡层；在介电层表面形成分别对应于阵列区和非阵列区的第一阵列定义层和第二阵列定义层；在第一阵列定义层和第二阵列定义层表面形成图形转移层；以图形转移层为掩膜，图案化介电层和第二阵列定义层，形成位于阵列区的电容阵列；去除剩余的第二阵列定义层。
- 一种集成超势垒二极管的平面碳化硅器件制备方法-202310716471.1
- 郑柳;何志 - 重庆伟特森电子科技有限公司
- 2023-06-16 - 2023-10-13 - H01L21/82
- 本发明属于半导体技术领域，公开了一种集成超势垒二极管的平面碳化硅器件制备方法，其包括如下步骤：S1，取含衬底、缓冲层和外延薄膜的碳化硅外延片；S2，在外延薄膜表面进行离子注入，形成第一平面型阱区和第一超势垒阱区；S3，在第一平面型阱区和第一超势垒阱区进行区域离子注入，形成第二平面型阱区和第二超势垒阱区；S4，在S3的外延薄膜表面形成氧化层；S5，在氧化层上表面分别形成平面型栅极薄膜和超势垒栅极薄膜；S6，在平面型栅极薄膜表面沉积平面型隔离介质层；在超势垒栅极薄膜表面沉积超势垒隔离介质层；S7，在样品上表面淀积源极金属；衬底表面形成漏极金属。本发明方法简单，大大提升了碳化硅器件的性能稳定性和长期可靠性。
- 半导体集成电路装置-202280014374.1
- 小室秀幸 - 株式会社索思未来
- 2022-01-24 - 2023-09-29 - H01L21/82
- 半导体集成电路装置包括具有鳍式FET的多个单元。构成鳍式FET的多个鳍(21A、21B、22A、22B)沿X方向延伸，并且布置于在Y方向上等间距分布的假想网格线(GL)上。单元包括埋入式电源布线(11A、11B、12A、12B)。Y方向上的尺寸较大的单元包括宽度较大的埋入式电源布线(11B、12B)。埋入式电源布线(11A、11B、12A、12B)在Y方向上的中央位置位于假想网格线(GL)上，或者，位于相邻的假想网格线之间的中央位置上。
- 晶圆切割方法-202310659064.1
- 张志伟 - 长鑫存储技术有限公司
- 2023-06-05 - 2023-09-19 - H01L21/82
- 本公开提供了一种晶圆切割方法，晶圆切割方法包括：提供晶圆，晶圆设置有交叉设置的多个切割道；对每个切割道进行刻蚀，形成交叉设置的多条沟槽；照射切割道，于晶圆的内部形成改质层；在晶圆的表面形成填充层，填充层填充满沟槽；对填充层进行处理，使填充层转变为拉应力层，基于改质层和拉应力层对晶圆进行扩片；去除拉应力层，得到多个相互独立的裸片。本公开中的填充层在处理过程中对晶圆产生拉应力，拉应力层产生的拉应力使得晶圆产生形变，以基于改质层对晶圆进行扩片。拉应力层的产生的拉应力较小，晶圆的断裂表面较为光滑，残余应力较小，且拉应力层可以拔除扩片时产生的碎裂颗粒物，提升裸片在后续异质键合过程中的良率。
- 基于以沉积的非晶半导体材料为基础形成的晶体半导体材料的技术和相关半导体器件-201810448016.7
- E·J·史密斯 - 格芯美国公司
- 2018-05-11 - 2023-08-25 - H01L21/82
- 本发明涉及基于以沉积的非晶半导体材料为基础形成的晶体半导体材料的技术和相关半导体器件。公开了一种以非常薄的半导体基底材料和沉积在其上的非晶半导体材料为基础来形成晶体半导体材料的方法。可以通过使用例如在380nm以下的适当的辐射波长来应用基于辐射的退火工艺技术，以便有效地将能量沉积限制到表面附近区域。可以可靠地保留半导体基底材料的固态和晶体底部，从而实现覆盖材料部分的结晶化，特别是先前沉积的非晶半导体材料的结晶化。完全耗尽的SOI晶体管元件的非常薄的沟道区域可以用作半导体基底材料，在该基底材料上在稍后的制造阶段中可以形成升高的漏极和源极区域，从而基本上避免任何工艺不规则性，其通常与在非常薄的半导体基底材料上的半导体材料的外延生长相关。
- 使用场效应晶体管结构中的随机阈值电压变化作为物理不可克隆功能的安全芯片识别-202180075766.4
- C·J·欧特瑞;A·雷茨尼采克;B·海克马特少塔巴瑞;张婧芸;谢瑞龙 - 国际商业机器公司
- 2021-11-01 - 2023-08-11 - H01L21/82
- 一种半导体结构可以包括一个或多个金属栅极、在一个或多个金属栅极下方的一个或多个沟道、将一个或多个金属栅极与一个或多个沟道分离的栅极电介质层、以及嵌入在栅极电介质层中的高k材料。高k材料和栅极电介质层两者都可以与一个或多个沟道直接接触。高k材料可在一个或多个金属栅极中提供阈值电压变化。高k材料是第一高k材料或第二高k材料。半导体结构可以仅包括嵌入在栅极电介质层中的第一高k材料。半导体结构可以仅包括嵌入在栅极电介质层中的第二高k材料。半导体结构可以包括嵌入在栅极电介质层中的第一高k材料和第二高k材料两者。
- 集成非易失性存储器电极薄膜电阻器盖和蚀刻停止件-202180078557.5
- K·W·布雷弗;安藤崇志;M·里佐罗;L·A·克莱文杰 - 国际商业机器公司
- 2021-10-27 - 2023-08-04 - H01L21/82
- 一种非易失性存储单元包括串联、并且在顶部状态影响电极和顶部导线之间的薄膜电阻器(TFR)。TFR限制或通常减小来自顶部导线的顶部状态影响电极处的电流。这样，可以提高非易失性存储器单元耐久性，并且可以限制对与非易失性存储器单元相邻的(一个或多个)部件的不利影响。当形成与顶部导线的制造相关联的顶部导线沟槽时，TFR被附加的利用为蚀刻停止件。在需要单元对称性的一些非易失性存储器单元中，可以在底部导线与底部状态影响电极之间形成附加TFR。
- 运算装置和测试方法-202180075356.X
- 池田康浩;鸟羽忠信;新保健一;荒田纯之;山下毅雄;市毛敦;野中进一 - 日立安斯泰莫株式会社
- 2021-08-31 - 2023-07-14 - H01L21/82
- 本发明的运算装置使用能够部分重构的可编程逻辑部来执行测试，在可编程逻辑部中构成有作为用户电路的测试对象电路和作为非所述测试对象电路的用户电路的非测试电路，所述运算装置包括：配置控制部，其通过部分重构来在可编程逻辑部中形成用于将测试对象电路与非测试电路分离的测试分离部；和为了进行测试对象电路的测试而控制测试分离部的分离控制部。
- 半导体器件的制作方法以及半导体器件-202111556751.8
- 蒋天浩 - 苏州龙驰半导体科技有限公司
- 2021-12-17 - 2023-06-27 - H01L21/82
- 本申请提供了一种半导体器件的制作方法以及半导体器件，该方法包括：首先，提供包括衬底以及离子屏蔽层的第一预备基底以及包括依次层叠的牺牲衬底、顶层硅以及氧化层的第二预备基底；然后，以离子屏蔽层以及氧化层作为键合界面，对第一预备基底以及第二预备基底进行键合，并去除牺牲衬底，使得顶层硅裸露；之后，在基底的裸露表面上分别形成间隔设置的第一预备器件以及第二器件，且第一预备器件两侧的氧化层裸露；最后，去除第一预备器件两侧部分的氧化层以及部分的离子屏蔽层，以使得第一预备器件两侧的衬底裸露，得到第一器件。通过形成间隔设置的第一器件以及第二器件，保证了半导体器件的集成度较高，实现了缩小器件尺寸的目的。
- 集成电路装置及其制造方法-202310014390.7
- 邱日照;刘致为 - 台湾积体电路制造股份有限公司
- 2023-01-05 - 2023-06-23 - H01L21/82
- 提供一种集成电路装置的制造方法，所述方法包含在半导体基板上形成一个场效晶体管；在场效晶体管上沉积一第一介电层；在第一介电层上沉积一第一含金属介电层；以及在第一含金属介电层上形成第一薄膜晶体管。
- 玻璃封装和制造方法-202180070187.0
- R·拉弗勒;E·小桑切斯 - 康宁股份有限公司
- 2021-08-27 - 2023-06-23 - H01L21/82
- 一种玻璃封装，其包含玻璃体部和玻璃盖，玻璃体部具有至少部分地限定空腔的缘，玻璃盖具有与缘粘结的外围部分和上覆于空腔的中心部分。所述盖和所述体部之间的粘结包括内部和外部周边粘结以及至少部分地设置在内部与外部周边粘结之间的填料粘结。填料粘结包括基本上彼此平行的多个第一粘结路径和基本上彼此平行的多个第二粘结路径。多个第一粘结路径和多个第二粘结路径彼此相交以形成网格图案。
- 半导体结构制备方法-202011003762.9
- 余林蔚;孙莹;王军转;刘俊彦;陈英杰;刘至哲;吴欣凯;刘云飞 - 荣耀终端有限公司
- 2020-09-22 - 2023-05-23 - H01L21/82
- 本申请实施例提供一种半导体结构制备方法，涉及微电子技术领域，可以在较低温度的工艺环境下形成P型重掺杂的纳米线或者N型掺杂的纳米线，成本较低。该半导体结构制备方法包括：形成基材层，并在基材层的表面上形成至少一个沟槽；在沟槽中形成催化金属；在基材层的表面上包括沟槽的位置沉积掺杂的非晶前驱体，掺杂的非晶前驱体接触催化金属；对形成有催化金属和掺杂的非晶前驱体的基材层进行退火处理，使催化金属沿着对应的沟槽移动并吸收掺杂的非晶前驱体、沿途形成掺杂的纳米线。
- 电位测量装置-202180053778.7
- 小川晃司 - 索尼半导体解决方案公司
- 2021-08-24 - 2023-04-25 - H01L21/82
- 本技术涉及能够获取1Hz‑300Hz量级的低频带的信号的电位测量装置。电位测量装置设置有单位单元，单位单元包括：读出电极，用于读取预定电位作为相对于参考电位的位移；放大器电路，包括共源放大器，共源放大器具有连接读出电极的输入节点并且经由电阻器施加预定偏置电压；以及缓冲电路，连接至放大器电路的输出节点。例如，本技术可以应用于测量微电极上的溶液电位的装置。
- 用于半导体器件的集成电阻器-201680085885.7
- A·库迪莫夫;J·拉姆达尼 - 电力集成公司
- 2016-04-08 - 2023-04-25 - H01L21/82
- 一种异质结构半导体器件包括：第一有源区和第二有源区，每个有源区彼此电隔离，并且每个有源区包括第一有源层和第二有源层，其中一个电荷被布置在第一有源层和第二有源层之间。一个功率晶体管被形成在所述第一有源区中，并且一个集成栅极电阻器被形成在所述第二有源区中。一个栅极阵列在所述功率晶体管的第一有源区之上横向延伸。第一欧姆触点和第二欧姆触点分别被布置在所述集成栅极电阻器的第一横向端和第二横向端处，所述第一欧姆触点和所述第二欧姆触点被电连接到所述第二有源层的第二部分，所述第二欧姆触点还被电连接到所述栅极阵列。一个栅极总线被电连接到所述第一欧姆触点。
- 一种显示基板的制作方法及设备-202111162099.1
- 杨兰兰;樊聪聪;金南德;穆琳佳 - 海信视像科技股份有限公司
- 2021-09-30 - 2023-04-07 - H01L21/82
- 本发明公开了一种显示基板的制作方法及设备，该方法包括：首先提供一衬底基板，控制装有墨水的喷头和衬底基板的相对位置，在衬底基板上的预设区域进行喷墨工艺，以在衬底基板上形成多个预处理对象，其中，预处理对象具有预设形状，然后对多个预处理对象进行固化处理，得到多个像素分隔层。该方法直接在衬底基板上进行对准打印，固化处理后，得到预设形状的像素分隔层，相比于传统光刻工艺的制备方法，具有成本低廉、工艺简单等优势，适于各种显示面板和器件的使用。
- 用于半导体器件的制造方法及半导体晶圆-202210991143.8
- 天羽生淳;茶木原启;柳田博史;大野晶生 - 瑞萨电子株式会社
- 2022-08-18 - 2023-03-21 - H01L21/82
- 本公开涉及用于半导体器件的制造方法以及半导体晶圆。提供了一种制造能够检测Hi‑K消失的发生的半导体器件的方法。制造半导体器件的方法包括：制造测试图案的步骤，该测试图案包括参考电阻以及栅极泄漏电流流动通过其中的栅极泄漏电阻，并且栅极泄漏电阻与参考电阻串联连接；以及测量由栅极泄漏电流的流动引起的、参考电阻与栅极泄漏电阻之间的连接节点处的电压变化的步骤。
- 一种晶圆测试封装成集成电路芯片的生产工艺-202211366958.3
- 韩涛 - 安徽芯鑫半导体有限公司
- 2022-11-01 - 2023-03-21 - H01L21/82
- 本发明公开了一种晶圆测试封装成集成电路芯片的生产工艺，属于集成电路芯片领域，一种晶圆测试封装成集成电路芯片的生产工艺，包括：步骤一：晶圆覆膜，将晶圆放置到覆膜设备上，拉动覆膜对晶圆进行覆盖：步骤二：晶圆切割，步骤三：单晶附着；步骤四：互联键合，启动引线键合机使细金属丝线的两端与粘贴基底的单晶与基底连接进行键合；步骤五：注塑成型，将键合后的单晶放置到封装模具，再加入成型塑料，加热模具进行成型，得到集成电路芯片；步骤六：封装测试，通过在晶圆切割前道工序上增加覆膜设备在晶圆上粘贴覆盖一层背胶膜对晶圆进行防护，避免晶圆在切割时碎片飞溅到晶圆表面对晶圆造成损伤，提高晶圆切割的安全性。
- 纹路识别模组及显示装置-202180001278.9
- 耿越;王奎元;李重寰;李成;代翼;丰亚洁;祁朝阳;李泽飞;李小贯;席聪聪 - 京东方科技集团股份有限公司;北京京东方传感技术有限公司
- 2021-05-27 - 2023-02-03 - H01L21/82
- 本公开提供了纹路识别模组及显示装置。纹路识别模组包括：衬底基板；驱动电路层，位于衬底基板的一侧，包括多个阵列排布的驱动晶体管；第一绝缘层，位于驱动电路层背离衬底基板的一侧，包括多个贯穿其厚度的第一过孔；连接电极层，位于第一绝缘层背离驱动电路层的一侧，包括与驱动晶体管的第一极一一对应的多个连接电极；连接电极通过第一过孔与驱动晶体管的第一极电连接；多个光电转换部，位于连接电极层背离第一绝缘层的一侧，与连接电极一一对应；光电转换部在衬底基板的正投影落入连接电极在衬底基板的正投影内，且光电转换部靠近衬底基板一侧的表面均与连接电极接触。
- 半导体集成电路装置-201780027839.6
- 岸下景介;新保宏幸 - 株式会社索思未来
- 2017-04-27 - 2023-01-31 - H01L21/82
- 提供有利于容易地制造使用了纳米线FET的半导体集成电路装置的布局结构。标准单元(1)所包含的纳米线FET(P1)具有沿X方向延伸的Na(Na是2以上的整数)根纳米线(11)，标准单元(2)所包含的纳米线FET(P2)具有沿X方向延伸的Nb(Nb是1以上且小于Na的整数)根纳米线(13)。纳米线FET(P1)的焊盘(21、22)和纳米线FET(P2)的焊盘(25、26)的在Y方向上的两端中的至少一端的位置一致。
- 半导体集成电路装置-201780045986.6
- 新保宏幸 - 株式会社索思未来
- 2017-07-07 - 2023-01-06 - H01L21/82
- 对采用了纳米线FET的半导体集成电路装置提供一种对制造的容易化有效的版图结构。布置有标准单元(C2)，标准单元(C2)与具有逻辑功能的标准单元(C1)相邻且不具有逻辑功能。标准单元(C1)具有纳米线FET(P11、P12、N11、N12)，纳米线FET(P11、P12、N11、N12)具有纳米线(11、12、13、14)和焊盘(21、22、23、24、25、26)，标准单元(C2)具有虚设焊盘(51、52、53、54)，虚设焊盘(51、52、53、54)对电路的逻辑功能不做贡献。
- 半导体集成电路装置-201880011883.2
- 岩堀淳司 - 株式会社索思未来
- 2018-02-02 - 2022-12-27 - H01L21/82
- 单元(1)是逻辑单元，且包括三维晶体管器件(P11、P12、N11、N12)。单元(2)是延迟单元，且包括三维晶体管器件(P21‑P24、N21‑N24)。单元(2)中局部布线(31)从立体扩散层部(21a、21b)朝远离电源线(VDD)的方向突出的长度(D2)大于单元(1)中局部布线(16)从立体扩散层部(11)朝远离电源线(VDD)的方向突出的长度(D1)。在使用三维晶体管器件的半导体集成电路装置中，实现每单位面积的延迟值较大的延迟单元。
- 半导体芯片-201780047180.0
- 新保宏幸 - 株式会社索思未来
- 2017-07-11 - 2022-11-25 - H01L21/82
- 半导体芯片(1)具有第一块(100)和第二块(400)，第一块(100)包括具有纳米线FET的标准单元(110)，第二块(400)包括纳米线FET。在第一块和第二块(100、400)中，沿X方向延伸的纳米线(111、411)在Y方向上的布置中心间距是中心间距P1的整数倍，焊盘(112，412)在X方向上的布置中心间距是中心间距P2的整数倍。由此对采用了纳米线FET的半导体芯片提供对制造的容易化有效的版图结构。
- 低电磁干扰功率器件终端结构的制造工艺-202010013863.8
- 蔡少峰;任敏;高巍;李科;陈凤甫;邓波;贺勇;蒲俊德 - 四川立泰电子有限公司
- 2020-01-07 - 2022-11-04 - H01L21/82
- 本发明提供了一种低电磁干扰功率器件终端结构的制造工艺，所述工艺制得的终端结构包括：从下至上依次层叠设置的金属化漏极、第一导电类型半导体衬底和第一导电类型半导体外延层，以及第二导电类型半导体主结、第二导电类型半导体等位环、第一导电类型截止环、第二导电类型半导体场限环、第一介质层、第二介质层、第三介质层、导电场板、电阻和金属化源极。本发明能够在场限环和场板之间引入HK介质层，由半导体场限环、HK介质层和场板构成MIS电容结构，并与相邻的多晶硅电阻串联，从而在源极和漏极高电位之间形成了RC吸收网络，能够有效抑制功率器件在快速开关中产生的dv/dt和di/dt，缓解EMI噪声。
- 半导体结构制备方法-202011005225.8
- 余林蔚;孙莹;刘俊彦;陈英杰;刘至哲;吴欣凯;刘云飞 - 荣耀终端有限公司
- 2020-09-22 - 2022-10-28 - H01L21/82
- 本申请实施例提供一种半导体结构制备方法，涉及微电子技术领域，可以在较低温度的工艺环境下形成包括不同掺杂的纳米线，成本较低。半导体结构制备方法包括：形成基材层，并在基材层的表面上形成至少一个沟槽；在沟槽中形成催化金属；在基材层的表面上沉积第一掺杂的非晶前驱体，第一掺杂的非晶前驱体覆盖沟槽中的第一区域；在基材层的表面上沉积第二掺杂的非晶前驱体，第二掺杂的非晶前驱体覆盖沟槽中的第二区域；对基材层进行退火处理，使催化金属沿着对应的沟槽移动，在沟槽的第一区域，催化金属吸收第一掺杂的非晶前驱体并沿途形成第一掺杂的纳米线，在沟槽中的第二区域，催化金属吸收第二掺杂的非晶前驱体并沿途形成第二掺杂的纳米线。
- 半导体集成电路装置-202180015438.5
- 岩堀淳司 - 株式会社索思未来
- 2021-02-05 - 2022-09-30 - H01L21/82
- 本公开提供一种使用了叉片FET的电容单元的布局构造。晶体管(P3、N3)的焊盘对(22c、22d)和栅极布线(36c)被供给VDD，焊盘对(27c，27d)和栅极布线(31c)被供给VSS。在纳米片(21c)与栅极布线(31c)之间、纳米片(26c)与栅极布线(36c)之间产生电容。纳米片(21c)的靠纳米片(26c)侧的面从栅极布线(31c)露出，纳米片(26c)的靠纳米片(21c)侧的面从栅极布线(36c)露出。
- 半导体集成电路装置-201880015876.X
- 伊藤千夏;祖父江功弥 - 株式会社索思未来
- 2018-02-20 - 2022-09-30 - H01L21/82
- 一种配置有IO单元的半导体集成电路装置，能够利用多层布线来抑制电源电压下降。形成于多个布线层的电源布线(41a、41b、41c)沿与IO单元(10)的排列方向相同的X方向延伸。在电源IO单元(21)的区域，在未形成有电源布线(41b)的布线层，配置有沿Y方向延伸的电源布线(51)，并且，在X方向上的两端且在Y方向上与形成于信号IO单元(11)的区域的电源布线(41b)相同的位置，配置有布线片(61a、61b)。
- 半导体集成电路装置-201780063928.6
- 岩堀淳司 - 株式会社索思未来
- 2017-09-28 - 2022-09-30 - H01L21/82
- 在半导体集成电路装置的具有多个高度区域(AR1～AR4)的标准单元(1)中，彼此具有同一功能且分别接收公共信号(S、NS)而工作的多个部分电路(SL0～SL7)分别配置于高度区域(AR1～AR4)中的任一个高度区域内。构成公共信号(S)的供给路径的金属布线(21)配置在高度区域(AR1)，金属布线(21)与部分电路(SL0、SL1)连接；构成公共信号(S)的供给路径的金属布线(22)配置在高度区域(AR3)，金属布线(22)与部分电路(SL4、SL5)连接。
- 半导体集成电路装置-201780038076.5
- 日野寿雄;岩堀淳司 - 株式会社索思未来
- 2017-06-21 - 2022-09-30 - H01L21/82
- 在包括使用鳍片式晶体管的标准单元的半导体集成电路装置中，不对电路块的逻辑功能做贡献的单元行终止单元(CEa)布置在单元行的端部。单元行终止单元(CEa)包括沿X方向延伸的多个鳍片(11a、11b)。多个鳍片(11a、11b)的靠电路块内部侧的端部位于布置在单元端部的栅极构造(25a)的附近且俯视时不与栅极构造(25a)重叠的位置上。多个鳍片(11a、11b)的靠电路块外部侧的端部位于俯视时与栅极构造(20b)重叠的位置上。
- 一种具有双层结构的无源器件及制作方法-201911191053.5
- 王淋雨;陈建星;林易展;郑伯涛;林伟;章剑清;郭一帆;邱文宗 - 福建省福联集成电路有限公司
- 2019-11-28 - 2022-08-19 - H01L21/82
- 本发明公开了一种具有双层结构的无源器件及制作方法，其中制作方法包括如下步骤：在晶圆上制作电阻；涂布桥墩光阻，在待制作电感的桥墩处进行显影，待制作电感位于电阻的上方，桥墩处与电阻具有间隙；在桥墩处制作桥墩，桥墩用于支撑待制作电感；涂布桥面光阻，对待制作电感处进行显影，桥面光阻定义电感的形状；沉积金属，在待制作电感处形成电感；去除桥墩光阻和桥面光阻，电感以桥墩为支撑点位于电阻的上方。本发明以桥墩为支撑点将电感承载在电阻的上方，从而形成双层结构的无源器件，最多可节约50％的空间，缩小无源器件体积，利于集成化；其次无源器件体积的缩减可节约成本，提高利润率；再者空气的介电常数小，降低了电感处的寄生效应。
- 半导体集成电路装置-201780011842.9
- 新保宏幸 - 株式会社索思未来
- 2017-02-16 - 2022-07-29 - H01L21/82
- 在包括纳米线FET(P11、P12、N11、N12)的标准单元(1)中，与纳米线(11、12、13、14)连接的垫(21、22、23、24、25、26)以规定的中心间距(Pp)布置在纳米线(11、...)延伸的X方向上。标准单元(1)的单元宽度(Wcell)是中心间距(Pp)的整数倍。在布置标准单元(1)构成半导体集成电路装置的版图的情况下，垫(21、...)有规律地布置在X方向上。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
