[发明专利]柱互连的方法和结构有效
| 申请号： | 01111778.8 | 申请日： | 2001-03-16 |
| 公开（公告）号： | CN1314710A | 公开（公告）日： | 2001-09-26 |
| 发明（设计）人： | J·J·埃利斯－莫纳格翰;P·M·菲尼;R·M·格夫肯;H·S·兰迪斯;R·A·普雷维蒂－科利;B·L·B·路透;M·J·鲁藤;A·K·斯坦珀;S·J·杨基 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | H01L23/52 | 分类号： | H01L23/52;H01L21/768 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 陈霁,张志醒 |
| 地址： | 美国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体芯片的方法和结构,它包括多个互连金属化层、互连金属化上的至少一个可形变的介电材料层、至少一个输入/输出键合焊点、以及支持结构,此支持结构包含对焊点进行支持的避免可形变的介电材料破裂的相当坚固的电介质。 | ||
| 搜索关键词： | 互连 方法 结构 | ||
【主权项】：
1．一种半导体芯片，它包含：多个互连金属化层；所述互连金属化上的至少一个可形变的介电材料层；支持结构，它包含连接到所述可形变的电介质的相当坚固的电介质；以及至少一个连接到所述支持结构的输入/输出键合焊点，其中所述支持结构对所述焊点进行支持，以避免所述可形变的介电材料破裂。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01111778.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体器件以及制造半导体器件的互连结构的方法-202310467664.8
- 崔宰铭;金泰善;李长根;徐康一 - 三星电子株式会社
- 2023-04-26 - 2023-10-27 - H01L23/528
- 本公开提供了半导体器件以及制造半导体器件的互连结构的方法。提供一种半导体器件，该半导体器件包括互连结构和连接到互连结构的至少一个前段制程(FEOL)元件，该互连结构包括：第一金属图案或通路结构，在其侧壁上具有间隔物结构；和第一层间电介质(ILD)层，形成在其侧壁上具有间隔物结构的第一金属图案或通路结构的侧部处，其中间隔物结构包括与第一ILD层中包括的材料不同的电介质材料。
- 芯片封装结构和芯片封装结构的制备方法-202310937318.1
- 徐玉鹏 - 甬矽半导体（宁波）有限公司
- 2023-07-28 - 2023-10-27 - H01L23/522
- 本发明提供了一种芯片封装结构和芯片封装结构的制备方法，涉及芯片封装技术领域，芯片封装结构包括载具盖板、固定胶层、感应芯片、第一介质层、布线层、第二介质层和焊球，在第一介质层上开孔形成图形定位开孔，然后在图形定位开孔内的感应芯片上开槽形成导电通孔，导电通孔贯通至焊盘。相较于现有技术，本发明通过额外设置第一介质层，并且在第一介质层上设置图形定位开口，通过图形定位开口来确定导电通孔的开孔位置，一方面能够实现精准定位穿孔，避免出现背面开孔偏移现象，保证了产品结构完整，另一方面通过设置第一介质层，能够避免直接在感应芯片上布线，且第一介质层能够起到缓冲作用，减缓布线分层现象，保证产品性能。
- 电子装置及其修补方法-202211697488.9
- 林嘉新;林宜宏;吴彦徵;叶承霖 - 群创光电股份有限公司
- 2022-12-28 - 2023-10-27 - H01L23/525
- 本揭露提供一种电子装置及其修补方法。修补电子装置的方法包括：提供面板，其中面板包括基板、设置在基板上的第一导电层、设置在基板上的晶体管以及设置在第一导电层与晶体管之间的介电层，其中晶体管包括第一电极以及第二电极；以及以激光光束切割所述第一电极以及所述第二电极中的至少一个，且激光光束所形成的切割点与所述第一导电层不重叠。
- 自对准顶部过孔-202180083332.9
- 朴灿鲁;本山幸一;郑镇权;崔起植;杨智超 - 国际商业机器公司
- 2021-11-11 - 2023-10-27 - H01L23/522
- 自对准顶部过孔本发明的实施例包括一种用于制造半导体器件的方法和所得结构。在衬里上图案化芯轴，其中衬里位于半导体衬底上。在芯轴的侧壁上形成隔离物。在衬里的暴露表面上并且在隔离物之间的多个间隙内形成电介质材料线。去除芯轴。从隔离物之间的多个间隙中的至少一个间隙内去除电介质材料线中的至少一个电介质材料线。在每个间隙内形成导电金属。导电金属被图案化以形成金属互连线和过孔。去除多个隔离物和剩余的电介质材料线。
- 半导体装置-201910115198.0
- 铃木优;菊地祥子;稻叶芽里;村上润;重冈隆;稻垣洋;奥畠隆嗣 - 铠侠股份有限公司
- 2019-02-14 - 2023-10-27 - H01L23/522
- 实施方式提供一种较好运行的半导体装置。实施方式的半导体装置具备：半导体衬底；多个第1焊垫电极，设置于半导体衬底；多条第1配线，与多个第1焊垫电极分别电气连接；第1电极，与多条第1配线共通连接；第2焊垫电极，设置于半导体衬底；及第1电阻部与第1保护元件，串联连接于第1电极与第2焊垫电极之间。
- 具有保护机制的半导体装置及其相关系统、装置及方法-201880056037.2
- 周卫;B·K·施特雷特;M·E·塔特尔 - 美光科技公司
- 2018-07-12 - 2023-10-27 - H01L23/528
- 本发明揭示一种半导体装置，其包含：衬底，其包含衬底顶面；互连件，其经连接到所述衬底且在所述衬底顶面上方延伸；裸片，其经附接于所述衬底上方，其中所述裸片包含连接到用于电耦合所述裸片及所述衬底的所述互连件的裸片底面；及金属围封体，其直接接触所述衬底顶面及所述裸片底面，且垂直延伸于所述衬底顶面与所述裸片底面之间，其中所述金属围封体沿外围包围所述互连件。
- 存储阵列导线结构及布线、制备方法和外围电路驱动方法-202311044751.9
- 请求不公布姓名 - 温州核芯智存科技有限公司
- 2023-08-18 - 2023-10-24 - H01L23/528
- 本发明公开了存储阵列导线结构及布线、制备方法和外围电路驱动方法。本发明将存储阵列内外围电路及其对应的驱动线通过重新布线跳线方案实现连接，且改变了导线的结构，由单一一根线变为多根导线并联，增大了可用于连接的导线面积，在不改变当前金属层分布密度的情况下，成功解决RDL封装工艺能力不足的问题，也避免了单纯增加线宽会发大刻蚀负载效应的情况。
- 一种基于倒装桥接的隔离器及其芯片封装结构和制备方法-202310928834.8
- 杨果来;陈忠志;刘学;杨佳函 - 成都芯进电子有限公司
- 2023-07-26 - 2023-10-24 - H01L23/52
- 本发明公开了一种基于倒装桥接的隔离器及其芯片封装结构和制备方法，封装结构包括FPC隔离器件、原边芯片、副边芯片、第一基岛和第二基岛；原边芯片位于第一基岛上，副边芯片位于第二基岛上；FPC隔离器件倒装桥式叠封在原边芯片和副边芯片上，FPC隔离器件的PAD分别与对应的原副边芯片的PAD用导电胶连接或者用回流焊焊接，将原边芯片和副边芯片桥接在一起，FPC隔离器件的一侧与原边芯片处于同一电压区域，FPC隔离器件的另一侧与副边芯片处于同一电压区域。本发明将FPC隔离器件采用倒装桥接技术封装在原边芯片和副边芯片上，其避免了采用引线封装，故而避免了受bonding线带来的寄生电容电感的影响，提升了芯片性能。
- 半导体器件-202310428122.X
- 白石信仁;铃村直仁 - 瑞萨电子株式会社
- 2023-04-20 - 2023-10-24 - H01L23/522
- 本公开涉及一种半导体器件。该半导体器件包括第一层间绝缘膜和第二层间绝缘膜、第一布线和第二布线、以及电阻器膜。第一布线设置在第一层间绝缘膜上。第二层间绝缘膜包括第一层和第二层。第一层设置在第一层间绝缘膜上以覆盖第一布线。电阻器膜设置在第一层上。电阻器膜包括硅铬、引入有碳的硅铬、镍铬、氮化钛和氮化钽中的至少一种。第二层设置在第一层上以覆盖电阻器膜。第二布线设置在第二层上。在第二层间绝缘膜的厚度方向上，与第二布线相比，电阻器膜更靠近第一布线。
- 一种环形电容及其制备方法、电容阵列及其制备方法-202310878615.3
- 侯斌斌;孙亮;车春城;肖红玺;曲峰 - 北京京东方传感技术有限公司;京东方科技集团股份有限公司
- 2023-07-17 - 2023-10-24 - H01L23/522
- 本公开提供一种环形电容，其包括介质基板、第一极板、电介质层和第二极板，其中，所述介质基板具有盲槽，所述第一极板、所述电介质层和所述第二极板均位于所述盲槽内，且三者填充所述盲槽；所述第一极板覆盖所述盲槽侧壁，所述电介质层覆盖所述第一极板，所述第二极板覆盖所述电介质层。
- 一种板级扇出封装结构及方法-202310937647.6
- 马书英;申九林 - 华天科技（江苏）有限公司
- 2023-07-28 - 2023-10-24 - H01L23/528
- 本发明公开了一种板级扇出封装结构及方法，所述结构包括：芯片；无源器件；塑封料，所述塑封料将芯片和无源器件并排封装，其中芯片的正面朝下；金属重布线层，所述金属重布线层通过钝化层间隔堆叠于芯片的正面，与芯片及无源器件导通；信号导出结构，布置于金属重布线层上；散热结构，布置于芯片的背面。本发明采用大板级RDL封装代替传统的基板和倒装焊接，可以使得产品整体结构更轻薄，且大板级封装，可以大幅提高产出效率，显著降低生产成本；还可避免芯片与基板回流焊接的高温制程，在简化工艺的同时能够减少产品变形翘曲及应力积累的问题；在芯片的背面制作有散热结构，可以提高产品的散热效果。
- 集成电路器件及其制造方法-202310468870.0
- 林晋申;卢永峰;甘皓天;廖人政 - 台湾积体电路制造股份有限公司
- 2023-04-27 - 2023-10-24 - H01L23/528
- 一种集成电路(IC)器件包括具有电源控制电路的衬底、前侧金属层和背侧金属层以及第一和第二馈送贯通孔(FTV)。前侧金属层具有第一和第二前侧电源轨。背侧金属层具有第一和第二背侧电源轨。第一FTV延伸穿过衬底，并将第一前侧电源轨耦接到第一背侧电源轨。第二FTV延伸穿过衬底并将第二前侧电源轨耦接到第二背侧电源轨。电源控制电路耦接到第一和第二前侧电源轨，并且是可控制以将第一前侧电源轨电连接到第二前方电源轨，或者将第一前侧电源轨与第二前侧电源轨电性断开连接。本申请的实施例还涉及制造集成电路器件的方法。
- 半导体封装及其制造方法-202211554661.X
- 徐元一 - 三星电子株式会社
- 2022-12-05 - 2023-10-24 - H01L23/528
- 公开了一种半导体封装及其制造方法。该半导体封装包括：堆叠在衬底上并在其顶表面上包括第一焊盘和第二焊盘的半导体芯片、以及将第一焊盘和第二焊盘连接到衬底的接合布线。半导体芯片在第一方向和与第一方向相反方向上交替地突出。半导体芯片具有与另一半导体芯片间隔开的第一横向表面。半导体芯片的顶表面上设置有沿第一横向表面延伸的第一布置线和从第一布置线的相对端延伸的第二布置线。其中，随着第一布置线与第二布置线之间的距离增加，第二布置线与第一横向表面之间的距离增加。第一焊盘沿第一布置线布置。第二焊盘沿第二布置线布置。
- 半导体封装结构、包括其的芯片及其制造方法-202310854544.3
- 请求不公布姓名 - 摩尔线程智能科技（北京）有限责任公司
- 2023-07-12 - 2023-10-24 - H01L23/522
- 本公开涉及半导体封装结构、包括其的芯片及其制造方法。一种半导体封装结构包括：多层基板核，所述多层基板核是通过减小单层基板核的厚度并在所述单层基板核上施加积层而形成的；以及嵌入在所述多层基板核中的Si电容。根据本公开的半导体封装结构，能够显著降低嵌入式电容的ESL和ESR，提高电容的性能，同时还能保证基板核的机械强度，并减少ABF层的层数。本公开还涉及包括这样的半导体封装结构的芯片以及其制造方法。
- 半导体器件及其制作方法-202110984595.9
- 张永会 - 长鑫存储技术有限公司
- 2021-08-25 - 2023-10-24 - H01L23/528
- 本申请提供一种半导体器件及其制作方法，涉及半导体技术领域，解决半导体器件的电学性能差的技术问题，该半导体器件包括衬底和位于衬底上的介质层；介质层中设有刻蚀停止层和位于刻蚀停止层上的第一金属层，第一金属层至少包裹刻蚀停止层的侧壁；衬底背离介质层的一侧设有通孔，通孔中填充有导电体，导电体贯穿通孔的底部与第一金属层电导通。本申请提供的半导体器件的电学性能好。
- 半导体装置及其制造方法-201910517155.5
- 川崎裕二;吉野学 - 三菱电机株式会社
- 2019-06-14 - 2023-10-24 - H01L23/528
- 本发明目的是提供能够缓和台阶的半导体装置及其制造方法。本发明涉及的半导体装置具备：第1层间绝缘膜，具有第1开口；第2层间绝缘膜，具有俯视观察时与第1开口重叠且露出第1配线层的第2开口；第2配线层；第3层间绝缘膜；以及SOG(Spin on Glass)膜，以俯视观察时与第1开口重叠的方式形成，第2开口的开口面积比第1开口大，在剖视观察时，在将第1开口的宽度即第1开口宽度设为W1，将第2开口的宽度即第2开口宽度设为W2，将从半导体衬底表面到第2开口处的第3层间绝缘膜的表面为止的高度的最小值设为H1，以及将从半导体衬底表面到第2开口的端部即第2开口端处的第3层间绝缘膜的表面为止的高度设为H2时，满足(H2‑H1)/((W2‑W1)/2)≤3.6。
- 半导体装置-202311099723.7
- 丁琦;彭路露;李仁雄;黄俊;何坤芹 - 联合微电子中心有限责任公司
- 2023-08-29 - 2023-10-20 - H01L23/522
- 本公开提供了一种半导体装置，其包括：电容器，设置在后段工艺(BEOL)层中；以及电感器，设置在后段工艺层上方的远后段工艺(Far‑BEOL)层中，其中，电感器堆叠在电容器上方并且电连接到电容器。根据本公开的半导体装置实现了电容器和电感器的单芯片堆叠集成，其中电容器和电感器可以占用相同的芯片面积，从而能够获得设计紧凑、高集成度、制造工艺简单等技术效果。
- 互连结构、包括其的集成电路和制造集成电路的方法-202310429560.8
- E·金;朴孝恩;徐康一 - 三星电子株式会社
- 2023-04-20 - 2023-10-20 - H01L23/528
- 提供了互连结构、包括其的集成电路和制造集成电路的方法。该互连结构可以包括：金属线，包括沿第一方向具有不同厚度的多个区段；以及多个通路，分别从金属线的所述多个区段突出。
- 半导体元件-202211627414.8
- 蔡志楹;王瑞僧;陈益义 - 南亚科技股份有限公司
- 2022-12-16 - 2023-10-20 - H01L23/528
- 本公开提供一种半导体元件。该半导体元件包括一半导体基底、一接触结构、一第一导电元件以及一第一介电间隙子结构。该半导体基底包括一主动区与一隔离结构。该接触结构位于该半导体基底的该主动区上。该第一导电元件位于该半导体基底的该隔离结构上。该第一介电间隙子结构位于该接触结构与该第一导电元件之间。该第一介电间隙子结构具有面向该第一导电元件的一第一凹面。
- 包含自对准位线接触件的三维存储器设备及其形成方法-202280017698.0
- 天野文贵;大泽祐辅;石川宪辅;虫贺光昭;河崎基树;矢田信介;宫本真人;深田翔;柏村孝;藤野茂弘 - 桑迪士克科技有限责任公司
- 2022-01-03 - 2023-10-20 - H01L23/522
- 竖直层堆叠可形成在阵列区上方，该竖直层堆叠包括位线级介电层和蚀刻停止介电层。位线沟槽穿过该竖直层堆叠而形成。位线沟槽填充结构形成在该位线沟槽中。该位线沟槽填充结构中的每个位线沟槽填充结构包括位线和封盖介电条带的堆叠。至少一个通孔级介电层可形成在该竖直层堆叠上方。位线接触通孔腔可穿过该至少一个通孔级介电层和该封盖介电条带中的一个封盖介电条带而形成。形成在该位线接触通孔腔中的位线接触通孔结构包括阶梯式底表面，该阶梯式底表面包括该位线中的一个位线的顶表面、该蚀刻停止介电层的侧壁区段和该蚀刻停止介电层的顶表面的区段。
- 电子器件和半导体器件-202310328773.1
- 仮屋崎修一;及川隆一 - 瑞萨电子株式会社
- 2023-03-30 - 2023-10-20 - H01L23/528
- 本公开涉及一种电子器件和半导体器件。布线板具有与第一半导体器件重叠的第一区域，并且具有不与第一半导体器件和第二半导体器件中的每一者重叠的第二区域。布线板的第一信号布线具有在第一区域中的第一部分和在第二区域中的第二部分。在布线板的厚度方向上，第二部分在被提供有基准电位的两个接地图案之间，而第一部分具有不位于被提供有基准电位的两个接地图案之间的部分。第一部分具有第一宽部分，第一宽部分具有比第二部分的宽度大的宽度。
- 局部互连电源轨和上部电源轨-202310269460.3
- J·P·马扎;N·K·贾恩;朱雪莲;曾伽;M·拉希德 - 格芯（美国）集成电路科技有限公司
- 2023-03-20 - 2023-10-20 - H01L23/528
- 本公开涉及局部互连电源轨和上部电源轨。本公开涉及半导体结构，更具体地涉及与上部电源轨合并的局部互连电源轨和制造方法。该结构包括：有源基元，其包括包围在有源区中的接触；至少一个局部互连电源轨，其连接到有源区的接触；以及至少一个电源轨，其位于至少一个局部互连电源轨上方并且连接到至少一个局部互连电源轨。
- 半导体器件-202310410247.X
- 都桢湖;柳志秀;李在夏 - 三星电子株式会社
- 2023-04-14 - 2023-10-20 - H01L23/528
- 根据本公开的一些实施例，一种半导体器件包括：第一电力轨，被配置为提供第一电压并且沿第一方向延伸；衬底，包括具有第一导电类型的第一阱和具有第二导电类型的第二阱；第一阱上的第一阱分接部，具有第一导电类型；第一阱上的第一源/漏区，具有第二导电类型；第一源/漏区上的第一源/漏接触部，沿第二方向延伸并且电连接到第一电力轨；第一连接布线，电连接到第一源/漏接触部并且沿第一方向延伸；以及第一阱分接部上的第一阱接触部，电连接到第一连接布线。
- 微电子装置及相关存储器装置、电子系统和方法-202111623846.7
- S·R·苏雷沙;T·B·麦克丹尼尔 - 美光科技公司
- 2021-12-28 - 2023-10-20 - H01L23/528
- 本申请涉及微电子装置及相关存储器装置、电子系统和方法。一种微电子装置包括导电结构、金属氮化物材料和金属硅化物材料。所述导电结构包括具有第一宽度的第一部分，以及在所述第一部分下方且延伸到半导电材料中的第二部分。所述第二部分具有限定额外宽度的锥形轮廓，所述额外宽度从所述第二部分的上部边界处的所述第一宽度变成所述第二部分的下部边界处的小于所述第一宽度的第二宽度。所述金属氮化物材料基本上环绕所述导电结构的所述第一部分和所述第二部分的外表面。所述金属硅化物材料基本上覆盖在所述导电结构的所述第二部分的竖直边界内的所述金属氮化物材料的外表面。
- 半导体结构及半导体结构的形成方法-202010252030.7
- 周飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2020-04-01 - 2023-10-20 - H01L23/528
- 一种半导体结构及半导体结构的形成方法，其中，半导体结构包括：衬底，所述衬底包括若干沿第一方向拼接排布的第一区，每个所述第一区包括器件区以及围绕所述器件区的屏蔽区；位于每个所述屏蔽区上的屏蔽结构，所述屏蔽结构包括屏蔽层，所述屏蔽层具有2个沿所述第一方向排布的第一开口，所述2个第一开口以所述第一区的中心线为对称轴呈轴对称分布。从而，通过所述半导体结构能够提高集成度。
- 芯片结构、AIP封装结构及雷达传感器-202321137931.7
- 陆建刚;陈哲凡 - 加特兰微电子科技（上海）有限公司
- 2023-05-11 - 2023-10-20 - H01L23/528
- 本公开实施例提供了一种芯片结构、AIP封装结构及雷达传感器，所述芯片结构包括芯片，所述芯片的第一表面设有芯片焊盘；所述芯片结构还包括绝缘层和连接结构层，所述绝缘层设置在所述第一表面，且在与所述芯片焊盘对应的位置设置有通孔，以暴露出所述芯片焊盘；所述连接结构层设置在所述绝缘层的通孔位置处，以电连接所述芯片焊盘，所述连接结构层的正投影与所述芯片焊盘的正投影相重叠。
- 具有气腔的半导体元件-202211616970.5
- 丘世仰 - 南亚科技股份有限公司
- 2022-12-15 - 2023-10-17 - H01L23/528
- 本公开提供一种具有一气腔的半导体元件。该半导体元件具有一基底、一第一图案化导电层、一第一介电层以及一第二图案化导电层。该第一图案化导电层设置在该基底上。该第一介电层设置在该第一图案化导电层上。该第二图案化导电层设置在该第一介电层上。该半导体元件在该第一图案化导电层与该第二图案化导电层之间具有一气腔。
- 半导体装置以及半导体装置的制造方法-202310166963.8
- 吉村尚;下沢慎;洼内源宜;内田美佐稀 - 富士电机株式会社
- 2023-02-24 - 2023-10-17 - H01L23/522
- 本发明提供一种半导体装置以及半导体装置的制造方法，所述半导体装置具备设置于半导体基板的MOS栅极结构，所述半导体装置具备：层间绝缘膜，其具有接触孔，并且设置在所述半导体基板的上方；导电性的第一阻挡金属层，其在所述接触孔中设置在所述层间绝缘膜的侧壁；导电性的第二阻挡金属层，其在所述接触孔中层叠在所述第一阻挡金属层；以及硅化物层，其在所述接触孔的下方设置在所述半导体基板的上表面，所述第一阻挡金属层比所述第二阻挡金属层更致密，并且膜厚是1nm以上且10nm以下。
- 具有竖直字线势垒的三维存储器器件及其形成方法-202180094263.1
- R·沙朗帕尼;R·S·马卡拉;周非;A·拉贾谢哈尔 - 桑迪士克科技有限责任公司
- 2021-12-28 - 2023-10-13 - H01L23/522
- 一种三维存储器器件包括：绝缘层和导电层的交替堆叠；存储器开口，该存储器开口竖直延伸穿过该交替堆叠；以及存储器开口填充结构，该存储器开口填充结构位于该存储器开口内。该导电层中的每个导电层包括金属填充材料层和多个竖直管状金属衬垫，该多个竖直管状金属衬垫横向围绕该存储器开口填充结构中的相应存储器开口填充结构，并且位于该金属填充材料层与该存储器开口填充结构中的相应存储器开口填充结构之间。该管状金属衬垫可以通过选择性金属或金属氧化物沉积而形成，或者通过氮化、氧化或掺入硼原子将该金属填充材料层的表面部分转换成金属化合物材料部分而形成。
- 三维电感器-电容器装置和制备方法-201880081096.5
- 刘屿春;A·拉温德兰 - 高通股份有限公司
- 2018-11-08 - 2023-10-13 - H01L23/522
- 一些方面涉及包括以螺旋形状来配置的多个堆叠金属层的装置。多个堆叠金属层包括：第一金属层，包括第一电感器；第二金属层，包括多个第一焊盘和多个第二焊盘；第三金属层，包括多个第三焊盘和多个第四焊盘；第四金属层，包括第二电感器；多个第一过孔，被配置为将第一金属层耦合至第二金属层；多个第二过孔，被配置为将第二金属层耦合至第三金属层；多个第三过孔，被配置为将第三金属层耦合至第四金属层；以及至少部分地包围装置的电介质层。
- 专利分类
