“黄晓橹”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果312个，建议您升级VIP下载更多相关专利

[发明专利]一种双晶体管零电容动态RAM的制备方法-CN201110163852.9有效
发明人： 黄晓橹;颜丙勇;陈玉文;邱慈云 -专利权人：上海华力微电子有限公司
申请日： 2011-06-17 - 公布日： 2012-04-18 - 主分类号： H01L21/8242 文献下载
摘要：本发明公开了一种双晶体管零电容动态RAM的制备方法，本发明的目的是提供一种具有可制造性设计的基于绝缘体上硅的后栅极工艺制造的双晶体管零电容动态RAM的制备方法，在工艺上通过自对准有效实现不同于常规CMOS工艺的T1源漏与栅极有较大的交叠Overlap和T2源漏与栅极有较大的距离Underlap特性，适用于45nm以下的采用后栅极工艺的高介电常数氧化层金属栅的集成电路制备中，具体通过离子注入调节T1和T2的栅靠近源和漏处的功函数，或者栅下靠近源极和漏极的沟道区域的掺杂类型，使得T1的沟道区域中靠近源极和漏极的沟道区域在不加栅压情况下反型为与源漏区相同类型，并使得T2的源极和漏极的栅下扩散区域在不加栅压情况下反型为与源漏区相反类型。
一种双晶体管零电容动态 ram 制备方法

[发明专利]一种抑制漏极感应势垒降低效应的CMOS器件及其制备方法-CN201110160321.4有效
发明人： 黄晓橹;谢欣云;陈玉文;邱慈云 -专利权人：上海华力微电子有限公司
申请日： 2011-06-15 - 公布日： 2012-04-18 - 主分类号： H01L27/092 文献下载
摘要：本发明提供了一种抑制漏极感应势垒降低效应的CMOS器件及其制备方法，所述CMOS器件包括N型MOS晶体管和P型MOS晶体管，在所述N型MOS晶体管和P型MOS晶体管的栅极中，均包括高介电层、金属氧化物介电材料层、多晶硅或金属层，并通过向所述金属氧化物介电材料层或多晶硅或金属层中注入不同功函数的离子，从而增大N型MOS晶体管栅极靠近漏极端的功函数，而减小P型MOS晶体管栅极靠近漏极端处功函数，从而抑制CMOS器件的漏极感应势垒降低效应。本发明通过改变CMOS器件栅极靠近漏极端的功函数而有效抑制DIBL效应的同时，且不会造成漏端PN结漏电流额外增大，有效提高半导体芯片的性能；而且本方法工艺流程简单，实施成本低，不会造成额外的成本负担。
一种抑制感应降低效应 cmos 器件及其制备方法

[发明专利]一种基于聚酰亚胺基体的铝垫制备工艺-CN201110160356.8有效
发明人：谢欣云;黄晓橹;陈玉文 -专利权人：上海华力微电子有限公司
申请日： 2011-06-15 - 公布日： 2012-04-18 - 主分类号： H01L21/60 文献下载
摘要：本发明提供一种基于聚酰亚胺基体的铝垫制造工艺，在半导体器件上淀积聚酰亚胺层，对聚酰亚胺层进行光刻形成沟槽图形；在半导体器件上依次淀积铝膜层和介电硬掩膜层，旋涂光刻胶，光刻光刻胶形成沟槽图形；对介电硬掩模层进行干法刻蚀，灰化去除光刻胶；干法刻蚀铝膜；旋涂聚酰亚胺层，光刻打开聚酰亚胺层，形成铝垫图形，后用干法刻蚀去除铝垫上介电硬掩模层。在本发明的制造中，省去去除光阻刻蚀铝膜后的灰化步骤，避免了对聚酰亚胺基体的损伤，减少引起窄铝连线倒塌的可能性。制造工艺也相对的简单，生产出的铝垫可以满足对铝垫改变布局的需要。
一种基于聚酰亚胺基体制备工艺

[发明专利]抑制GIDL效应的后栅极工艺半导体器件及其制备方法-CN201110163853.3有效
发明人： 黄晓橹;颜丙勇;陈玉文;邱慈云 -专利权人：上海华力微电子有限公司
申请日： 2011-06-17 - 公布日： 2012-04-18 - 主分类号： H01L27/092 文献下载
摘要：本发明抑制栅极诱生漏极漏电流效应的器件和方法，特别涉及一种抑制栅极诱生漏极漏电流（GIDL）效应的后栅极工艺半导体器件及其制备方法，尤其是后栅极高介电常数金属栅极（Gate-Last-HKMG）的CMOS器件及制备方法。NMOS漏区的轻掺杂扩散区与其栅极结构在垂直方向上的交叠部分通过自对准离子注入而补偿为与NMOS的阱区相同的掺杂类型，同时，PMOS漏区的轻掺杂扩散区与PMOS的栅极结构在垂直方向上的交叠部分通过自对准离子注入而补偿为与PMOS的阱区相同的掺杂类型，以抑制第一、第二类晶体管的栅极诱生漏极漏电流效应。
抑制 gidl 效应栅极工艺半导体器件及其制备方法

[发明专利]一种抑制漏极感应势垒降低效应的后栅极工艺CMOS器件及其制备方法-CN201110160322.9有效
发明人： 黄晓橹;谢欣云;陈玉文;邱慈云 -专利权人：上海华力微电子有限公司
申请日： 2011-06-15 - 公布日： 2012-04-18 - 主分类号： H01L27/092 文献下载
摘要：本发明提供了一种抑制漏极感应势垒降低效应的后栅极工艺CMOS器件及其制备方法，所述CMOS器件包括N型MOS晶体管和P型MOS晶体管，在所述N型MOS晶体管和P型MOS晶体管栅极的栅极槽中，均包括一金属氧化物介电材料层，并通过向所述金属氧化物介电材料层注入不同功函数的离子，从而增大N型MOS晶体管栅极靠近漏极端或是靠近漏极与源极两端的功函数，而减小P型MOS晶体管栅极靠近漏极端或是靠近漏极与源极两端的功函数，从而抑制CMOS器件的漏极感应势垒降低效应。本发明通过改变CMOS器件漏极端或是靠近漏极与源极两端的功函数而有效抑制DIBL效应的同时，不会造成漏端PN结漏电流额外增大，有效提高半导体芯片的性能；而且本方法工艺流程简单，实施成本低，不会造成额外的成本负担。
一种抑制感应降低效应栅极工艺 cmos 器件及其制备方法

[发明专利]基于赝通孔刻蚀停止层技术的SRAM单元结构及其制备方法-CN201110110385.3无效
发明人： 黄晓橹;谢欣云;陈玉文;邱慈云 -专利权人：上海华力微电子有限公司
申请日： 2011-04-29 - 公布日： 2012-04-18 - 主分类号： H01L27/11 文献下载
摘要：本发明公开了一种基于赝通孔刻蚀停止层（CESL，Contactetchstoplayer）技术的静态随机存取存储器(SRAM，StaticRandomAccessMemory)单元结构及其制备方法，其中，在SRAM的生产工艺中，在SRAM所包含的下拉晶体管上覆盖张应力膜（Tensileliner），而在SRAM所包含的上拉晶体管和通道晶体管上覆盖压应力膜（Compressiveliner）。本发明基于赝CESL技术的静态随机存取存储器单元结构及其制备方法通过在下拉晶体管（NMOS器件）上覆盖张应力膜（Tensileliner），且在通道晶体管（NMOS器件）上覆盖压应力膜（Compressiveliner），使得β值增加，进而有效增大了静态噪声冗余（SNM，StaticNoiseMargin），从而实现改善SRAM单元的稳定性的目的。
基于赝通孔刻蚀停止技术 sram 单元结构及其制备方法

[发明专利]一种优化高压LDMOS器件源漏穿通性能的方法-CN201110150742.9无效
发明人：谢欣云;黄晓橹;陈玉文 -专利权人：上海华力微电子有限公司
申请日： 2011-06-07 - 公布日： 2012-04-18 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种优化高压LDMOS器件源漏穿通性能的方法，在基板上覆盖一光刻胶层，在光刻胶层上开一开口，在开口中露出基板，从开口处注入氧离子；除去基板上覆盖的光刻胶层，对基板进行高温退火处理，在开口下的基板中的离子注入区域形成二氧化硅隔离区；对基板注入离子，形成P阱和邻近并接触P阱的N-漂移区，二氧化硅隔离区位于P阱区域内。本发明通过在LDMOS器件源漏之间容易穿通地方注入离子的方式，注入一定浓度的氧离子，注入后再经过高温退火处理形成二氧化硅隔离区，利用二氧化硅的特点来提高LDMOS器件的源漏穿通电压。
一种优化高压 ldmos 器件源漏穿通性方法

[发明专利]一种改善后栅极PMOS负偏压温度不稳定性的方法-CN201110150718.5无效
发明人：谢欣云;黄晓橹;陈玉文 -专利权人：上海华力微电子有限公司
申请日： 2011-06-07 - 公布日： 2012-04-18 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种改善后栅极高介电常数栅电介质PMOS晶体管负偏压温度不稳定性的方法，是在高介电常数栅电介质金属栅电极叠层的后栅极制程中：形成一高介电常数栅电介质层并于该层上沉积一层附加样本栅极材料，之后刻蚀附加样本栅极材料及高介电常数栅电介质层；在附加样本栅形成之后且在源漏离子注入进行热处理之前，通过离子注入注入单质氟离子或含氟化合物到PMOS器件区域；进行源漏离子注入并实施热处理；以绝缘层覆盖PMOS器件及其附加样本栅，并对绝缘层进行表面研磨处理；刻蚀掉附加样本栅并在原处形成沟槽，在沟槽中沉积第一金属层；在第一金属层上沉积填充第二金属层。本发明有效改善了PMOS的负偏压温度不稳定性效应。
一种善后栅极 pmos 偏压温度不稳定性方法

[发明专利]一种具有自对准空洞层的SON互补型金属氧化物半导体制备方法-CN201110123708.2有效
发明人： 黄晓橹;曹永峰;陈玉文;邱慈云 -专利权人：上海华力微电子有限公司
申请日： 2011-05-13 - 公布日： 2012-04-11 - 主分类号： H01L21/8238 文献下载
摘要：本发明公开了一种具有自对准空洞层的SON互补型金属氧化物半导体制备方法，其中，具体步骤包括：于一掺杂三价元素的元素半导体衬底上形成一化合物半导体层；于所述化合物半导体层上形成一掺杂三价元素且与所述元素半导体衬底元素相同的元素半导体层，所述掺杂三价元素的元素半导体衬底及其上之所述化合物半导体层和所述掺杂有三价元素且与所述元素半导体衬底元素相同的元素半导体层组成第一复合结构；于所述第一复合结构上形成用于隔离多个有源区的浅沟槽隔离结构。本发明的有益效果是：实现栅极位置和空洞层的完全自对准，源漏区与衬底直接连接，能有效克服自加热效应，工艺制程不会对沟道区硅层质量产生影响，工艺简单，与传统体硅CMOS技术完全兼容并兼具SOI的优点。
一种具有对准空洞 son 互补金属氧化物半导体制备方法

[发明专利]单晶体管DRAM及其制备方法-CN201110391697.6无效
发明人： 黄晓橹;陈玉文 -专利权人：上海华力微电子有限公司
申请日： 2011-11-30 - 公布日： 2012-04-11 - 主分类号： H01L21/8242 文献下载
摘要：本发明公开了一种单晶体管DRAM及其制备方法，其中，所述晶体管为NMOS晶体管，所述方法包括如下步骤：绝缘体上硅SOI晶片的P型硅顶层中对应于NMOS晶体管的漏区位置形成P型SiGe外延层；对所述SOI晶片表面进行全局晶片化表面干氧氧化，直到所述P型SiGe外延层中的锗含量达到预设的摩尔比；以及将高浓度N+离子注入所述NMOS晶体管的源区与所述P型SiGe外延层，形成N型硅源区与N型SiGe漏区，再将C离子注入所述N型硅源区，直到所述源区中的碳含量达到预设的摩尔比，形成N型SiC源区，以形成绝缘体上碳硅-硅-锗硅异质结单晶体管DRAM结构。本发明可以使载流子产生速率增大，电流增益增大，从而有效地降低工作电压，同时增大了信号裕度。
晶体管 dram 及其制备方法

[发明专利]一种局部化混合晶向应变硅CMOS结构及其制备方法-CN201110099311.4无效
发明人： 黄晓橹;谢欣云;毛刚;陈玉文;邱慈云 -专利权人：上海华力微电子有限公司
申请日： 2011-04-20 - 公布日： 2012-04-11 - 主分类号： H01L27/092 文献下载
摘要：本发明公开了一种局部化混合晶向应变硅CMOS结构及其制备方法，通过将局部化混合晶向技术和双应力应变技术有机结合，对PMOS管设置压缩应力层和采用（110）晶面P-Si衬底，而对NMOS管设置拉伸应力层和采用（100）晶面P-Si衬底，能有效提高PMOS管的空穴迁移率和NMOS管的电子迁移率，使两种器件的载流子迁移率相对平衡，实现完全局部化混合晶向和应变硅相结合的工艺制备流程设计，进一步改善CMOS性能。
一种局部混合应变 cmos 结构及其制备方法

[发明专利]改善MOS器件载流子迁移率的方法以及MOS器件制造方法-CN201110366179.9无效
发明人：谢欣云;黄晓橹;陈玉文 -专利权人：上海华力微电子有限公司
申请日： 2011-11-17 - 公布日： 2012-03-28 - 主分类号： H01L21/28 文献下载
摘要：本发明提供一种改善MOS器件载流子迁移率的方法以及MOS器件制造方法。方法包括：栅极氧化层形成步骤，用于在衬底的器件区域上形成栅极氧化层；氮化步骤，用于对器件结构执行分耦式等离子体氮化；通过调节分耦式等离子体氮化工艺的时间和/或功率，使得氮在栅氧中的分布远离SiO2-Si衬底界面；氮化后退火步骤，用于在氮化步骤之后执行氮化后退火；其中通过控制氮化后退火的时间和/或温度，使得氮在栅氧中的分布远离SiO2-Si衬底界面；多晶硅层形成步骤，用于在晶片表面形成多晶硅层；以及氮元素注入步骤，用于利用掩膜掩盖将要制成PMOS器件的区域，并暴露将要制成NMOS器件的区域，并且在布置了掩膜之后，执行氮元素注入。
改善 mos 器件载流子迁移率方法以及制造

[发明专利]改善MOS器件载流子迁移率的方法以及MOS器件制造方法-CN201110355440.5无效
发明人：谢欣云;黄晓橹;陈玉文 -专利权人：上海华力微电子有限公司
申请日： 2011-11-10 - 公布日： 2012-03-21 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供一种改善MOS器件载流子迁移率的方法以及MOS器件制造方法。方法包括：栅极氧化层形成步骤，用于在衬底的器件区域上形成栅极氧化层；氮化步骤，用于对器件结构执行分耦式等离子体氮化；通过调节分耦式等离子体氮化工艺的时间和/或功率，使得氮在栅氧中的分布远离SiO2-Si衬底界面；氮化后退火步骤，用于在氮化步骤之后执行氮化后退火；其中通过控制氮化后退火的时间和/或温度，使得氮在栅氧中的分布远离SiO2-Si衬底界面；栅极形成步骤，用于形成PMOS器件的栅极以及NMOS器件的栅极；以及氮元素注入步骤，用于利用掩膜掩盖将要制成PMOS器件的区域，并暴露将要制成NMOS器件的区域，并且在布置了掩膜之后，执行氮元素注入。
改善 mos 器件载流子迁移率方法以及制造

[发明专利]改善MOS器件载流子迁移率的方法以及MOS器件制造方法-CN201110355436.9无效
发明人：谢欣云;黄晓橹;陈玉文 -专利权人：上海华力微电子有限公司
申请日： 2011-11-10 - 公布日： 2012-02-29 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种改善MOS器件载流子迁移率的方法以及MOS器件制造方法。方法包括：栅极氧化层形成步骤，用于在衬底的器件区域上形成栅极氧化层；氮化步骤，用于对器件结构执行分耦式等离子体氮化；通过调节分耦式等离子体氮化工艺的时间和/或功率，使得氮在栅氧中的分布远离SiO2-Si衬底界面；氮化后退火步骤，用于在氮化步骤之后执行氮化后退火；其中通过控制氮化后退火的时间和/或温度，使得氮在栅氧中的分布远离SiO2-Si衬底界面；栅极形成步骤，用于形成PMOS器件的栅极以及NMOS器件的栅极；以及氮元素注入步骤，用于利用掩膜掩盖将要制成PMOS器件的区域，并暴露将要制成NMOS器件的区域，并且在布置了掩膜之后，执行氮元素注入。
改善 mos 器件载流子迁移率方法以及制造

[发明专利]一种SON结构MOSFET的制备方法-CN201010234200.5有效
发明人： 黄晓橹;陈静;张苗;王曦 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2010-07-22 - 公布日： 2012-02-01 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种SON结构MOSFET的制备方法，通过在体硅衬底上生长缓冲层，然后利用栅区光刻版，采用与栅区光刻工艺所用光刻胶极性相反的光刻胶进行光刻，使有源区上用于形成栅区的位置露出，再进行氢氦离子注入，去除光刻胶后经退火在栅区位置下面的有源区内形成空洞层；最后去除缓冲层，进行标准的CMOS工艺。该方法实现了仅仅在MOS沟道下面具有空洞层的SON结构MOSFET，且并不影响源漏区工艺；使用标准CMOS工艺现有的栅区光刻版进行氢氦注入窗口的定义，不必制备额外的光刻版，并且实现了空洞层和栅区位置的准自对准。
一种 son 结构 mosfet 制备方法