“黄晓橹”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果312个，建议您升级VIP下载更多相关专利

[发明专利]基于埋层N型阱的异质结1T-DRAM结构及其制备方法-CN201110314331.9有效
发明人： 黄晓橹;顾经纶;陈玉文 -专利权人：上海华力微电子有限公司
申请日： 2011-10-17 - 公布日： 2012-08-15 - 主分类号： H01L27/108 文献下载
摘要：本发明提供了一种基于埋层N型阱的1T-DRAM结构及其制备方法，埋层N型阱和源漏区采用宽禁带的半导体材料，而体区采用窄禁带的半导体材料，即采用异质结的方法来改善常规1T-DRAM的性能，增大了信号裕度、1T-DRAM的保留时间和1T-DRAM单元的读写速率。
基于异质结 dram 结构及其制备方法

[发明专利]基于SOI的纵向堆叠式硅纳米线场效应晶体管制备方法-CN201210093969.9有效
发明人： 黄晓橹;葛洪涛 -专利权人：上海华力微电子有限公司
申请日： 2012-03-31 - 公布日： 2012-08-01 - 主分类号： H01L21/335 文献下载
摘要：本发明的基于SOI的纵向堆叠式硅纳米线场效应晶体管制备方法，包括：在SOI上交替生长硅层和锗硅层，形成鳍形有源区并在鳍形有源区内形成硅纳米线，接着，在硅纳米线、SOI衬底以及源漏区表面形成栅极氧化层；在所述源漏区之间的SOI衬底上形成栅极；在所述源漏区和所述栅极之间形成栅极氧化层。由于SOI中埋氧层的存在，有效增加了栅极与SOI衬底之间的隔离效果；又由于在硅纳米线上形成栅极氧化层工艺是独立进行的，从而可以采用常规的栅极氧化层；此外采用纵向堆叠式硅纳米线结构来设计硅纳米线场效应晶体管(Si-NWFET)结构，纳米线条数增多，器件电流驱动能力增大。
基于 soi 纵向堆叠纳米场效应晶体管制备方法

[发明专利]基于体硅的纵向堆叠式SiNWFET制备方法-CN201210093982.4有效
发明人： 黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-03-31 - 公布日： 2012-08-01 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种基于体硅的纵向堆叠式SiNWFET制备方法，包括：提供一体硅衬底，所述体硅衬底上交替生长有SiGe层和Si层；对所述SiGe层和Si层进行光刻和刻蚀，形成鳍形有源区，剩余的SiGe层和Si层作为源漏区；通过选择性刻蚀去除所述鳍形有源区中的SiGe层，形成硅纳米线，所述硅纳米线纵向堆叠；在所述硅纳米线、体硅衬底以及源漏区上形成栅极氧化层；在所述源漏区之间的体硅衬底上形成栅极；在所述源漏区和所述栅极之间形成隔离介质层。本发明基于体硅，无自加热效应；采用常规的栅极氧化层；并且为后隔离层工艺，无需进行侧墙工艺；有源区与栅极上表面在同一水平面，利于后续接触孔工艺。硅纳米线纵向堆叠，利于器件集成度增大和器件电流驱动能力增大。
基于纵向堆叠 sinwfet 制备方法

[发明专利]基于SOI的三维阵列式硅纳米线场效应晶体管制备方法-CN201210093911.4有效
发明人： 黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-03-31 - 公布日： 2012-08-01 - 主分类号： H01L21/762 文献下载
摘要：本发明的基于SOI的三维阵列式硅纳米线场效应晶体管制备方法，包括：在SOI上交替生长硅层和锗硅层，形成三维阵列式鳍形有源区并在鳍形有源区内形成硅纳米线，硅纳米线为三维阵列纵向堆叠；接着，在硅纳米线、SOI衬底以及源漏区表面形成栅极氧化层；在所述源漏区之间的SOI衬底上形成栅极；在所述源漏区和所述栅极之间形成隔离介质层。由于SOI中绝缘体层的存在，有效增加了栅极与SOI衬底之间的隔离效果；又由于在硅纳米线上形成栅极氧化层工艺是独立进行的，从而可以采用常规的栅极氧化层；此外采用三维阵列纵向堆叠式硅纳米线结构来设计硅纳米线场效应晶体管(Si-NWFET)结构，纳米线条数增多，器件的集成度与电流驱动能力增大。
基于 soi 三维阵列纳米场效应晶体管制备方法

[发明专利]基于体硅的纵向堆叠式后栅型SiNWFET制备方法-CN201210093913.3有效
发明人： 黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-03-31 - 公布日： 2012-08-01 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种基于体硅的纵向堆叠式后栅型SiNWFET制备方法，包括：提供一体硅衬底，所述体硅衬底上交替生长有SiGe层和Si层；对所述SiGe层和Si层进行光刻和刻蚀，形成鳍形有源区，剩余的SiGe层和Si层作为源漏区；通过选择性刻蚀去除所述鳍形有源区中的SiGe层，形成硅纳米线，所述硅纳米线纵向堆叠；在所述源漏区之间的体硅衬底上形成隔离介质层；对所述隔离介质层进行光刻和刻蚀，形成栅极沟槽；在所述硅纳米线上形成栅极氧化层；在所述栅极沟槽内形成栅极。本发明采用后栅工艺，利于栅极轮廓控制和器件电性控制；并采用了常规的栅极氧化层；硅纳米线纵向堆叠，利于增大器件集成度和器件电流驱动能力。
基于纵向堆叠式后栅型 sinwfet 制备方法

[发明专利]半导体器件侧墙空洞层结构及其制备方法-CN201210066525.6有效
发明人： 黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-03-14 - 公布日： 2012-08-01 - 主分类号： H01L21/336 文献下载
摘要：本发明提供的一种半导体器件侧墙空洞层结构，包括半导体衬底、栅极、介质层和接触孔，栅极的外侧设有空洞层，空洞层的外侧设有外侧墙层，空洞层和栅极和半导体衬底之间设有SiO2层。本发明还提供了侧墙空洞层结构的制备方法，包括在设有栅极的半导体衬底上沉积一层无定形碳层，自对准刻蚀形成无定形碳侧墙；沉积外侧墙层材料，自对准刻蚀形成外侧墙层，外侧墙层封闭住无定形碳侧墙；化学机械研磨介质层至露出无定形碳侧墙后进行灰化处理将无定形碳侧墙全部灰化干净，并继续灰化直至栅极和露出的硅表面形成一层SiO2层；快速填充介质层，使去除了无定形碳侧墙的部分仍然保留着孔隙。本发明的侧墙空洞层结构结构简单，方法简便易行。
半导体器件空洞结构及其制备方法

[发明专利]带有半空洞结构的两层半导体器件的制备方法-CN201210090430.8有效
发明人： 黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-03-31 - 公布日： 2012-08-01 - 主分类号： H01L21/8238 文献下载
摘要：本发明通过采用低温键合、低温剥离的方法，实现下层半导体器件层上的上层半导体层的层转移，然后在上层半导体层中制备上层半导体器件，最后一次性完成上层接触孔和下层接触孔工艺，实现上下两层半导体器件隔离制备方法，工艺简单，有效提高了半导体器件的集成度。同时在上下层半导体器件层中制备有空洞层+下层接触孔结构的半空洞隔离结构，有效降低了上下器件层之间的电容耦合效应。
带有半空结构半导体器件制备方法

[发明专利]基于体硅的三维阵列式SiNWFET制备方法-CN201210093915.2有效
发明人： 黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-03-31 - 公布日： 2012-08-01 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种基于体硅的三维阵列式SiNWFET制备方法，包括：提供一体硅衬底，所述体硅衬底上交替生长有SiGe层和Si层；对所述SiGe层和Si层进行光刻和刻蚀，形成阵列式鳍形有源区，剩余的SiGe层和Si层作为源漏区；通过选择性刻蚀去除所述阵列式鳍形有源区中的SiGe层，形成三维阵列式硅纳米线；在所述三维阵列式硅纳米线、体硅衬底以及源漏区上形成栅极氧化层；在所述源漏区之间的体硅衬底上形成栅极；在所述源漏区和所述栅极之间形成隔离介质层。本发明采用三维阵列式硅纳米线结构，使器件集成度和器件电流驱动能力成倍数增大，并采用了常规的栅极氧化层。
基于三维阵列 sinwfet 制备方法

[发明专利]基于SOI三维阵列式后栅型Si-NWFET制造方法-CN201210094193.2无效
发明人： 黄晓橹;刘格致 -专利权人：上海华力微电子有限公司
申请日： 2012-03-31 - 公布日： 2012-08-01 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种基于SOI三维阵列式后栅型Si-NWFET制造方法，包括：在SOI上交替生长硅层和锗硅层，形成鳍形有源区并在鳍形有源区内形成硅纳米线，在沟道内沉积无定形碳作为虚拟隔离层后进行后栅极工艺，最后同时进行沟道隔离介质以及层间隔离介质沉积。由于SOI中埋氧层的存在，有效增加了栅极与SOI衬底之间的隔离效果；采用后栅极工艺，利于栅极轮廓与器件电性的控制；利用无定形碳作为虚拟隔离层；利于栅极以及栅极沟槽轮廓的控制；此外采用三维阵列式硅纳米线结构来设计硅纳米线场效应晶体管(Si-NWFET)结构，纳米线条数增多，器件电流驱动能力增大。
基于 soi 三维阵列式后栅型 si nwfet 制造方法

[发明专利]P-LDMOS的制造方法-CN201210114133.2无效
发明人：葛洪涛;黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-04-17 - 公布日： 2012-08-01 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种P-LDMOS的制造方法，包括：提供衬底，在所述衬底上形成深N阱；在所述深N阱中形成隔离结构；在所述深N阱的漏极区域形成P阱，在所述深N阱的源极区域形成N阱；在所述深N阱上形成栅极；进行源漏轻掺杂工艺，在所述N阱和P阱内分别形成源极轻掺杂区和漏极轻掺杂区；在所述栅极的侧壁形成栅极侧墙；进行源漏重掺杂以及退火工艺。本发明在漏极采用深N阱和P阱取代传统P-LDMOS中漂移区的光罩，而在源极采用深N阱中的N阱取代了传统体区中的光罩，在制程中减少了两个光罩，在满足器件耐压的前提下有效降低了LDMOS器件的制造成本。
ldmos 制造方法

[发明专利]基于SOI纵向堆叠式后栅型Si-NWFET制造方法-CN201210094074.7无效
发明人： 黄晓橹;金秋敏 -专利权人：上海华力微电子有限公司
申请日： 2012-03-31 - 公布日： 2012-08-01 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种基于SOI纵向堆叠式后栅型Si-NWFET制造方法，包括：在SOI上交替生长硅层和锗硅层，形成鳍形有源区并在鳍形有源区内形成硅纳米线，在沟道内沉积无定形碳作为虚拟隔离层后进行后栅极工艺，最后同时进行沟道隔离介质以及层间隔离介质沉积。由于SOI中埋氧层的存在，有效增加了栅极与SOI衬底之间的隔离效果；采用后栅极工艺，利于栅极轮廓与器件电性的控制；利用无定形碳作为虚拟隔离层；利于栅极以及栅极沟槽轮廓的控制；此外采用纵向堆叠式硅纳米线结构来设计硅纳米线场效应晶体管(Si-NWFET)结构，纳米线条数增多，器件电流驱动能力增大。
基于 soi 纵向堆叠式后栅型 si nwfet 制造方法

[发明专利]N-LDMOS的制造方法-CN201210113713.X无效
发明人：葛洪涛;黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-04-17 - 公布日： 2012-08-01 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种N-LDMOS的制造方法，包括：提供衬底，在所述衬底上形成深N阱；在所述衬底以及深N阱中形成隔离结构；在所述深N阱内形成N阱，在所述衬底中形成P阱；在所述衬底上形成栅极；进行源漏轻掺杂工艺，在所述P阱和N阱内分别形成源极轻掺杂区和漏极轻掺杂区；在所述栅极侧壁形成栅极侧墙，进行源漏重掺杂以及退火工艺。本发明在漏极采用深N阱和N阱取代传统N-LDMOS中漂移区的光罩，而在源极采用P阱取代了传统体区中的光罩，在制程中减少了两个光罩，在满足器件耐压的前提下有效降低了LDMOS器件的制造成本。
ldmos 制造方法

[发明专利]P-LDMOS的制造方法-CN201210113712.5无效
发明人：葛洪涛;黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-04-17 - 公布日： 2012-08-01 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种P-LDMOS的制造方法，包括：提供衬底，在所述衬底上形成深N阱；在所述衬底以及深N阱中形成隔离结构；在所述深N阱内形成P阱，在所述衬底中形成N阱；在所述衬底上形成栅极；进行源漏轻掺杂工艺，在所述N阱和P阱内分别形成源极轻掺杂区和漏极轻掺杂区；在所述栅极侧壁形成栅极侧墙，进行源漏重掺杂以及退火工艺。本发明在漏极采用深N阱和P阱取代传统P-LDMOS中漂移区的光罩，而在源极采用N阱取代了传统体区中的光罩，在制程中减少了两个光罩，在满足器件耐压的前提下有效降低了LDMOS器件的制造成本。
ldmos 制造方法

[发明专利]基于体硅的纵向堆叠式后栅型SiNWFET制备方法-CN201210093984.3无效
发明人： 黄晓橹;谢欣云 -专利权人：上海华力微电子有限公司
申请日： 2012-03-31 - 公布日： 2012-08-01 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种基于体硅的纵向堆叠式后栅型SiNWFET制备方法，包括：提供一体硅衬底，所述体硅衬底上交替生长有SiGe层和Si层；对所述SiGe层和Si层进行光刻和刻蚀，形成鳍形有源区，剩余的SiGe层和Si层作为源漏区；通过选择性刻蚀去除所述鳍形有源区中的SiGe层，形成硅纳米线，所述硅纳米线纵向堆叠；在所述源漏区之间的体硅衬底上形成虚拟隔离层；在所述虚拟隔离层内形成栅极沟槽；在所述硅纳米线上形成栅极氧化层；在所述栅极沟槽内形成栅极；去除所述虚拟隔离层，形成隔离沟槽；在所述隔离沟槽内形成隔离介质层。本发明采用虚拟隔离层，利于栅极沟槽轮廓控制；采用常规的栅极氧化层；硅纳米线纵向堆叠，利于增大器件集成度和器件电流驱动能力。
基于纵向堆叠式后栅型 sinwfet 制备方法

[发明专利]N-LDMOS的制造方法-CN201210114134.7无效
发明人：葛洪涛;黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-04-17 - 公布日： 2012-08-01 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种N-LDMOS的制造方法，包括：提供衬底，在所述衬底上形成深N阱；在所述深N阱中形成隔离结构；在所述深N阱的漏极区域形成N阱，在所述深N阱的源极区域形成P阱；在所述深N阱上形成栅极；进行源漏轻掺杂工艺，在所述P阱和N阱内分别形成源极轻掺杂区和漏极轻掺杂区；在所述栅极的侧壁形成栅极侧墙；进行源漏重掺杂以及退火工艺。本发明在漏极采用深N阱和N阱取代传统N-LDMOS中漂移区的光罩，而在源极采用深N阱中的P阱取代了传统体区中的光罩，在制程中减少了两个光罩，在满足器件耐压的前提下有效降低了LDMOS器件的制造成本。
ldmos 制造方法