“黄晓橹”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果312个，建议您升级VIP下载更多相关专利

[发明专利]双层隔离混合晶向积累型纳米线MOSFET-CN201210136019.X有效
发明人： 黄晓橹;刘格致 -专利权人：上海华力微电子有限公司
申请日： 2012-05-04 - 公布日： 2012-09-19 - 主分类号： H01L25/07 文献下载
摘要：本发明提供的一种双层隔离混合晶向积累型纳米线MOSFET，包括依次形成在半导体衬底上的第一MOSFET、隔离介质层和第二MOSFET，所述第一源极区、第一漏极区和第二源极区、第二漏极区的杂质掺杂类型分别与第一MOSFET和第二MOSFET的沟道杂质的掺杂类型相同。本发明双层MOSFET完全独立进行工艺调试；具备较高的载流子迁移率；与常规MOSFET工作模式兼容，有利于电路设计；具有较高的器件集成密度；上层器件制备采用低温技术以及激光退火，可以有效避免影响下层器件性能。
双层隔离混合积累纳米 mosfet

[发明专利]制作半导体内建应力纳米线以及半导体器件的方法-CN201210136002.4有效
发明人： 黄晓橹;刘格致 -专利权人：上海华力微电子有限公司
申请日： 2012-05-04 - 公布日： 2012-09-19 - 主分类号： H01L21/335 文献下载
摘要：本发明提供了一种制作内建应力纳米线的方法、制作半导体器件的方法、以及所述方法制作的NWFET半导体器件，本发明所述方法采用后栅工艺（Gate-last），在进行栅极区域刻蚀时，NWFET区域侧面已有无定形碳层保护，这时栅极区域的NW受到的反向应力方向是水平方向的，从而有效解决了美国专利US2011/0104860A1中出现的问题，即避免了半导体纳米线反向内建应力不在水平方向的问题，从而避免了半导体纳米线中间部位可能发生的错位，甚至断裂问题。
制作半导体应力纳米以及半导体器件方法

[发明专利]应变硅纳米线PMOSFET的制备方法-CN201210133927.3无效
发明人： 黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-05-03 - 公布日： 2012-09-19 - 主分类号： H01L21/336 文献下载
摘要：本发明提供的一种应变硅纳米线PMOSFET的制备方法，包括形成硅纳米线场效应晶体管区域，并在顶层硅和埋氧层之间形成空洞层，在空洞层上方的顶层硅上制备出硅纳米线；沉淀绝缘介质层，并填充顶层硅下方的空洞层；磨平绝缘介质层，使得源漏衬垫上方的绝缘介质层厚度为20nm~200nm；刻蚀栅极区域的绝缘介质层，直至露出埋氧层；刻蚀源漏衬垫区并保留底部的部分顶层硅；在源漏衬垫区域生长锗硅层，同时进行源漏区域原位掺杂；进行金属硅合金工艺，及接触孔工艺，将源、漏、栅极引出。本发明有效增大P-SiNWFET的电流驱动能力；避免了半导体纳米线中间部位可能发生的错位，甚至断裂问题；不需要栅极侧墙工艺，简化了工艺流程。
应变纳米 pmosfet 制备方法

[发明专利]应变硅纳米线PMOSFET的制备方法-CN201210136003.9无效
发明人： 黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-05-04 - 公布日： 2012-09-19 - 主分类号： H01L21/335 文献下载
摘要：本发明提供的一种应变硅纳米线PMOSFET的制备方法，包括提供SOI硅片，包括硅衬底、硅衬底上的埋氧层和埋氧层上的顶层硅；形成硅纳米线场效应晶体管区域，并在顶层硅和埋氧层之间形成空洞层，在空洞层上方的顶层硅上制备出硅纳米线；沉淀无定形碳，并填充顶层硅下方的空洞层；进行栅氧工艺制备栅氧层，并沉积栅极材料；沉积绝缘介质材料，并填充顶层硅下方的空洞层，刻蚀形成栅极侧墙；刻蚀源漏极区域的顶层硅，在源漏极生长锗硅层，同时进行源楼区域原位掺杂；进行金属硅合金工艺，及接触孔工艺，将源、漏、栅极引出。本发明增大了P-SiNWFET中硅纳米线源漏方向的压应力，从而有效增大P-SiNWFET的电流驱动能力。
应变纳米 pmosfet 制备方法

[发明专利]基于SOI的后栅型积累模式Si-NWFET制备方法-CN201210137470.3有效
发明人： 黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-05-03 - 公布日： 2012-09-12 - 主分类号： H01L21/84 文献下载
摘要：本发明公开了一种基于SOI的后栅型积累模式Si-NWFET制备方法，包括：刻蚀SOI衬底上形成的硅层和硅锗层形成鳍形有源区；鳍形有源区内形成硅纳米线；形成沟道隔离介质层并进行源漏区离子注入；形成栅极并金半合金工艺形成积累型PMOSFET；沉积层间隔离介质层，在所述层间隔离介质层上形成积累型NMOSFET。由于基于SOI衬底，使PMOSFET中栅极与硅衬层之间很好地隔离；上下两层半导体纳米线MOSFET是由层间隔离介质层隔离开，便于层转移工艺的实现，也可以完全独立进行工艺调试，如栅极功函数调节；此外，本发明中PMSOFET与NMOSFET均为积累型，器件具有较高的载流子迁移率。
基于 soi 后栅型积累模式 si nwfet 制备方法

[发明专利]提高载流子迁移率的PMOS器件的制作方法及器件结构-CN201210170354.1有效
发明人：刘格致;黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-05-28 - 公布日： 2012-09-12 - 主分类号： H01L27/085 文献下载
摘要：本发明涉及集成电路制造领域，特别是涉及一种提高载流子迁移率的PMOS器件的制作方法及器件结构，包括：提供包含PMOS有源区和周边区域的衬底；在所述衬底的周边区域形成多个浅沟槽隔离结构；刻蚀相邻的浅沟槽隔离结构之间的衬底以形成拉应力凹槽；以及在所述拉应力凹槽内填充压应力材料。本发明制作方法不会对器件形状造成破坏，而且避免了制作工艺对器件性能的干扰，并且制造工艺要求低，也有利于器件尺寸的持续缩小，同时提高了载流子迁移率从而改善器件性能。
提高载流子迁移率 pmos 器件制作方法结构

[发明专利]提高载流子迁移率的NMOS器件的制作方法及器件结构-CN201210170372.X无效
发明人：刘格致;黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-05-28 - 公布日： 2012-09-12 - 主分类号： H01L21/335 文献下载
摘要：本发明涉及集成电路制造领域，特别是涉及一种改善载流子迁移率的NMOS器件的制作方法及器件结构，包括：提供包含NMOS有源区和周边区域的衬底；在所述衬底的周边区域形成多个浅沟槽隔离结构；刻蚀相邻的浅沟槽隔离结构之间的衬底以形成拉应力凹槽；以及在所述拉应力凹槽内填充拉应力材料。本发明制作方法不会对器件形状造成破坏而且避免了制作工艺对器件性能的干扰，并且制造工艺要求低，也有利于器件尺寸的持续缩小，同时提高了载流子迁移率从而改善器件性能。
提高载流子迁移率 nmos 器件制作方法结构

[发明专利]基于体硅的三维阵列式后栅型SiNWFET制备方法-CN201210093631.3有效
发明人： 黄晓橹;傅昶 -专利权人：上海华力微电子有限公司
申请日： 2012-03-31 - 公布日： 2012-08-22 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种基于体硅的三维阵列式后栅型SiNWFET制备方法，包括：提供一体硅衬底，所述体硅衬底上交替生长有SiGe层和Si层；对所述SiGe层和Si层进行光刻和刻蚀，形成阵列式鳍形有源区，剩余的SiGe层和Si层作为源漏区；通过选择性刻蚀去除所述阵列式鳍形有源区中的SiGe层，形成三维阵列式硅纳米线；在所述源漏区之间的体硅衬底上形成虚拟隔离层；在所述虚拟隔离层内形成栅极沟槽；在所述三维阵列式硅纳米线上形成栅极氧化层；在所述栅极沟槽内形成栅极；去除虚拟隔离层，形成隔离沟槽；在所述隔离沟槽内形成隔离介质层。本发明采用虚拟隔离层，利于栅极沟槽轮廓控制；采用常规的栅极氧化层；三维阵列式硅纳米线结构，利于增大器件集成度和器件电流驱动能力。
基于三维阵列式后栅型 sinwfet 制备方法

[发明专利]基于SOI的积累型Si-NWFET制备方法-CN201210137452.5有效
发明人： 黄晓橹;金秋敏 -专利权人：上海华力微电子有限公司
申请日： 2012-05-03 - 公布日： 2012-08-22 - 主分类号： H01L21/84 文献下载
摘要：本发明公开了一种基于SOI的积累型Si-NWFET制备方法，包括：在SOI衬底上形成硅层和锗硅层；刻蚀硅层和锗硅层形成鳍形有源区和源漏区；在鳍形有源区内形成硅纳米线；形成沟道区和栅极并进行源漏区离子注入；形成积累型PMOSFET；沉积层间隔离介质层，在所述层间隔离介质层上形成积累型NMOSFET。由于基于SOI衬底，使下层PMOSFET中栅极与硅衬层之间能够很好地隔离；上下两层半导体纳米线MOSFET是由层间隔离介质层隔离开，便于层转移工艺的实现，也可以完全独立进行工艺调试，如栅极功函数调节；此外，本发明中PMSOFET与NMOSFET均为积累型，器件具有较高的载流子迁移率。
基于 soi 积累 si nwfet 制备方法

[发明专利]基于SOI的后栅型积累模式Si-NWFET制备方法-CN201210135272.3有效
发明人： 黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-05-03 - 公布日： 2012-08-22 - 主分类号： H01L21/84 文献下载
摘要：本发明公开了一种基于SOI的后栅型积累模式Si-NWFET制备方法，通过刻蚀SOI衬底上形成的硅层和锗硅层，形成鳍形有源区；在鳍形有源区内形成硅纳米线；接着，在SOI衬底沟道区沉积无定形碳；在栅极沟槽中形成栅极；进行金半合金工艺，去除无定形碳；同时进行沟道隔离介质与层间隔离介质的沉积，形成PMOSFET；接着形成NMOSFET；最后进行合金以及金属互连工艺。本发明基于SOI的后栅型积累模式Si-NWFET制备方法实现了NMOSFET与PMOSFET结构分离，从而能够独立工艺调试，有效减小NMOSFET的接触孔电阻以提高NMOSFET性能，提高载流子迁移率。
基于 soi 后栅型积累模式 si nwfet 制备方法

[发明专利]基于SOI的三维阵列式后栅型Si-NWFET制造方法-CN201210093930.7有效
发明人： 黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-03-31 - 公布日： 2012-08-22 - 主分类号： H01L21/762 文献下载
摘要：本发明的基于SOI的三维阵列式后栅型Si-NWFET制备方法，包括：在SOI上交替沉积硅层和锗硅层，形成鳍形有源区并在鳍形有源区内形成硅纳米线，硅纳米线为三维阵列式；接着，在源漏区之间形成隔离介质层；在硅纳米线表面形成栅极氧化层；在所述鳍形有源区内的SOI衬底上形成栅极。由于SOI中绝缘体层的存在，有效增加了栅极与SOI衬底之间的隔离效果；又由于在硅纳米线上形成栅极氧化层工艺是独立进行的，从而可以采用常规的栅极氧化层；又由于栅极形成在源漏区离子注入之后，即采用后栅极工艺，利于栅极轮廓和器件电性的控制。此外采用三维阵列式后栅型硅纳米线结构来设计硅纳米线场效应晶体管结构，纳米线条数增多，器件电流驱动能力增大。
基于 soi 三维阵列式后栅型 si nwfet 制造方法

[发明专利]基于SOI的纵向堆叠式后栅型Si-NWFET制造方法-CN201210093917.1无效
发明人： 黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-03-31 - 公布日： 2012-08-22 - 主分类号： H01L21/336 文献下载
摘要：本发明的基于SOI的纵向堆叠式后栅型硅纳米线场效应晶体管制备方法，包括：在SOI上交替沉积硅层和锗硅层，形成鳍形有源区并在鳍形有源区内形成硅纳米线，接着在源漏区之间形成隔离介质层；并在硅纳米线表面形成栅极氧化层；最后在所述鳍形有源区内的SOI衬底上形成栅极。由于SOI中绝缘体层的存在，有效增加了栅极与SOI衬底之间的隔离效果；又由于在硅纳米线上形成栅极氧化层工艺是独立进行的，从而可以采用常规的栅极氧化层；又由于栅极形成在源漏区离子注入之后，即采用后栅极工艺，利于栅极轮廓和器件电性的控制。此外采用纵向堆叠式后栅型硅纳米线结构来设计硅纳米线场效应晶体管结构，纳米线条数增多，器件电流驱动能力增大。
基于 soi 纵向堆叠式后栅型 si nwfet 制造方法

[发明专利]基于埋层N型阱的异质结1T-DRAM结构及其形成方法-CN201110314347.X有效
发明人： 黄晓橹;陈玉文 -专利权人：上海华力微电子有限公司
申请日： 2011-10-17 - 公布日： 2012-08-15 - 主分类号： H01L29/12 文献下载
摘要：本发明提供一种基于埋层N型阱的异质结1T-DRAM结构，包括：一P型硅衬底、一N阱区埋层，所述N阱区埋层覆盖在P型硅衬底上；一P型硅层，所述P型硅层覆盖在N阱区埋层上，所述P型硅层上设有栅极以及位于栅极两侧的侧墙，所述栅极两侧的P型硅层上分别设有浅沟槽，所述浅沟槽的底部低于N阱区埋层的上表面且不低于N阱区埋层的下表面；所述栅极和两侧浅沟槽之间分别设有源区和漏区。本发明提供的基于埋层N型阱的异质结1T-DRAM结构采用N型碳化硅作为N阱区埋层和采用N+型碳化硅作为源漏区，有效增大了体区与N阱区埋层埋层之间、体区与源和漏之间的孔穴势垒，从而有效增大1T-DRAM单元的体电势的变化范围，进而有效增大其阈值电压的变化范围，增大了信号裕度。
基于异质结 dram 结构及其形成方法

[发明专利]基于SOI的后栅型积累模式Si-NWFET制备方法-CN201210135271.9有效
发明人： 黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-05-03 - 公布日： 2012-08-15 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种基于SOI的后栅型积累模式Si-NWFET制备方法，包括：刻蚀SOI衬底上形成的硅层和硅锗层形成鳍形有源区；鳍形有源区内形成硅纳米线；形成沟道隔离介质层并进行源漏区离子注入；形成栅极并金半合金工艺形成积累型NMOSFET；沉积层间隔离介质层，在所述层间隔离介质层上形成积累型PMOSFET。由于基于SOI衬底，使NMOSFET中栅极与硅衬层之间很好地隔离；上下两层半导体纳米线MOSFET是由层间隔离介质层隔离开，便于层转移工艺的实现，也可以完全独立进行工艺调试，如栅极功函数调节；此外，本发明中PMSOFET与NMOSFET均为积累型，器件具有较高的载流子迁移率。
基于 soi 后栅型积累模式 si nwfet 制备方法

[发明专利]基于SOI的后栅型积累模式Si-NWFET制备方法-CN201210137446.X有效
发明人： 黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-05-03 - 公布日： 2012-08-15 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种基于SOI的后栅型积累模式Si-NWFET制备方法，通过刻蚀SOI衬底上形成的硅层和锗硅层，形成鳍形有源区；在鳍形有源区内形成硅纳米线；接着，在SOI衬底沟道区沉积无定形碳；在栅极沟槽中形成栅极；进行金半合金工艺，去除无定形碳；同时进行沟道隔离介质与层间隔离介质的沉积，形成NMOSFET；接着形成PMOSFET；最后进行合金以及金属互连工艺。本发明基于SOI的后栅型积累模式Si-NWFET制备方法实现了NMOSFET与PMOSFET结构分离，从而能够独立工艺调试，有效减小PMOSFET的接触孔电阻以提高PMOSFET性能，提高载流子迁移率。
基于 soi 后栅型积累模式 si nwfet 制备方法