“吕士濂”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果71个，建议您升级VIP下载更多相关专利

[发明专利]提供物理不可克隆功能的设备及其方法-CN202011437719.3有效
发明人： 吕士濂;李承恩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-12-07 - 公布日： 2023-09-19 - 主分类号： G06F21/72 文献下载
摘要：提供了用于确定设备的物理不可克隆功能(PUF)单元的可靠性的系统和方法。将第一信号提供给PUF单元的第一分支，将第二信号提供给PUF单元的第二分支，第一信号和第二信号以同步方式提供。基于由第一信号和第二信号产生的PUF单元的输出来确定基本PUF单元值。将第三信号提供给第一分支，将第四信号提供给第二分支，第三信号和第四信号以不同步的方式提供。基于由第三信号和第四信号产生的PUF单元的输出来确定应力PUF单元值。基于PUF单元值与应力PUF单元值之间的差异确定PUF单元不可用。本发明的实施例还涉及提供物理不可克隆功能的设备及其方法。
提供物理不可克隆功能设备及其方法

[发明专利]存储器系统及其操作方法-CN202110586177.4有效
发明人： 吕士濂 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-05-27 - 公布日： 2023-08-08 - 主分类号： G11C16/34 文献下载
摘要：在此公开的涉及一种存储器系统和一种操作该存储器系统的方法。在一个方面，单独设置第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元的电阻。在一个方面，第一存储器单元和第二存储器单元在第一线和第二线之间彼此串联耦合，第三存储器单元和第四存储器单元在第二线和第三线之间彼此串联耦合。在一个方面，根据以下的并联电阻来感测通过第二线的电流：i)第一存储器单元和第二存储器单元的串联电阻，以及ii)第三存储器单元和第四存储器单元的串联电阻。
存储器系统及其操作方法

[发明专利]PUF单元阵列及其制造方法、以及用于设计PUF单元阵列的系统-CN201911051433.9有效
发明人：李承恩;吕士濂 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-10-31 - 公布日： 2023-03-21 - 主分类号： G06F30/392 文献下载
摘要：物理不可复制功能(PUF)单元阵列包括在第一方向上布置在第一列中的第一PUF单元和在第一方向上布置在第二列中的第二PUF单元。第一PUF单元包括在第一和第二方向上延伸的第一组导电结构。第二PUF单元包括在第一和第二方向上延伸的第二组导电结构。第一PUF单元包括在第二方向上延伸的第一导电结构和第二导电结构。第二PUF单元包括在第二方向上延伸的第三导电结构和第四导电结构。第一与第三导电结构或者第二与第四导电结构关于在第二方向上延伸的至少第一或第二PUF单元的中心线彼此对称。本发明的实施例涉及PUF单元阵列及其制造方法、以及用于设计PUF单元阵列的系统。
puf 单元阵列及其制造方法以及用于设计系统

[发明专利]集成电路结构与电路及其操作方法-CN202210021059.3在审
发明人： 吕士濂;姜慧如 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-10 - 公布日： 2022-12-23 - 主分类号： H01L23/00 文献下载
摘要：本发明涉及集成电路结构与电路及其操作方法。本揭露根据实施例描述薄膜晶体管类型光感测电路。薄膜晶体管类型光感测电路包括两薄膜晶体管以，其中一薄膜晶体管的通道区包括光感测区且另一薄膜晶体管的通道区具有设置于其上的顶盖材料。薄膜晶体管类型光感测电路还包括比较器元件，电性耦合至两薄膜晶体管且经配置以对应于其通道区具有光感测区的薄膜晶体管暴露至光而侦测两薄膜晶体管之间的电流差异。
集成电路结构电路及其操作方法

[发明专利]自动化物料运输系统轨道管控的系统与制造方法-CN202210031027.1在审
发明人： 吕士濂;姜慧如 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-12 - 公布日： 2022-12-20 - 主分类号： H01L27/118 文献下载
摘要：本公开关于一种自动化物料运输系统轨道管控的系统与制造方法，并描述了基于薄膜晶体管的温度传感器电路的实施例。基于薄膜晶体管的温度传感器电路包括：具有薄膜晶体管的第一频率产生器、具有互补式金属氧化物半导体晶体管的第二频率产生器、第一计数器组件和第二计数器组件以及一个处理器组件。第一计数器组件和第二计数器组件被配置为分别从第一频率产生器和第二频率产生器中计算出第一脉冲和第二脉冲的数量。处理器组件配置为根据第一脉冲和第二脉冲的数量以确定频率。
自动化物料运输系统轨道制造方法

[发明专利]存储器件、物理不可复制功能(PUF)生成器及生成签名的方法-CN201810934618.3有效
发明人：林建呈;詹伟闵;林志宇;吕士濂 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-08-16 - 公布日： 2022-10-11 - 主分类号： G11C11/4094 文献下载
摘要：本发明的实施例提供了存储器件、物理不可复制功能(PUF)生成器及其生成签名的方法。物理不可复制功能(PUF)生成器包括第一感测放大器，第一感测放大器具有被配置为从多个存储单元的第一存储单元接收信号的第一输入端，以及被配置为从多个存储单元的第二存储单元接收信号的第二输入端。第一感测放大器被配置为比较多个存储单元的第一和第二存储单元的存取速度。基于存取速度的比较，第一感测放大器提供用于生成PUF签名的第一输出信号。控制器被配置为向第一感测放大器输出使能信号，控制器具有被配置为从第一存储单元的位线接收信号的第一输入端，以及被配置为从第二存储单元的位线接收信号的第二输入端。
存储器件物理不可复制功能 puf 生成器生成签名方法

[发明专利]用于筛选存储器阵列中的弱比特的方法-CN202210442208.3在审
发明人：池育德;李嘉富;刘建瑛;史毅骏;陈冠均;杨学之;吕士濂 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-06-28 - 公布日： 2022-07-22 - 主分类号： G11C29/42 文献下载
摘要：本发明的实施例提供了一种筛选存储器阵列中的弱比特的方法，包括：将第一组数据存储在存储器阵列的具有第一组存储器单元的第一存储器阵列中；至少对第一存储器阵列实施第一烘焙工艺，或者至少对第一存储器阵列施加第一磁场；确定存储在第一存储器阵列中的第一组数据的部分是否由第一烘焙工艺或第一磁场改变；以及如果第一组存储器单元的第一存储器单元存储改变的数据，则跟踪第一组存储器单元的至少第一存储器单元的地址，并且实施以下操作中的至少一个：(1)利用存储器阵列的第二存储器阵列中的对应存储器单元替换存储改变的数据的第一组存储器单元中的第一存储器单元，和(2)丢弃存储改变的数据的第一组存储器单元中的第一存储器单元。
用于筛选存储器阵列中的比特方法

[发明专利]存储器阵列中的错误校正方法-CN202010288375.8有效
发明人：池育德;李嘉富;刘建瑛;史毅骏;陈冠均;杨学之;吕士濂 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-06-28 - 公布日： 2022-06-28 - 主分类号： G11C29/42 文献下载
摘要：本发明的实施例提供了一种校正存储器阵列中的错误的方法。该方法包括：配置具有第一纠错码(ECC)的第一存储器阵列以提供存储在所述第一存储器阵列中的一组数据的错误校正，从而生成第一组数据，所述第一存储器阵列包括布置为多行和多列的第一组存储器单元，所述第一组存储器单元中的一行存储器单元包括第一组存储器字，所述第一组存储器字中的每个字包括第一组比特；将第二组数据存储在第二存储器阵列中，所述第二组数据至少包括所述第一组数据的副本，所述第二存储器阵列包括布置为多行和多列的第二组存储器单元；对所述第一存储器阵列和所述第二存储器阵列实施回流工艺；基于所述第一组数据和所述第二组数据来恢复所述第一组数据的至少部分；以及基于ECC校正所述恢复的第一组数据中的错误。
存储器阵列中的错误校正方法

[发明专利]基于微调和冗余信息产生装置签名的装置、方法及系统-CN202210118340.9在审
发明人：姜慧如;吕士濂 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-02-08 - 公布日： 2022-05-31 - 主分类号： G06F21/73 文献下载
摘要：本公开描述一种基于微调和冗余信息产生装置签名的装置、方法及系统，所述装置具有存储器和处理器。存储器配置成存储集成电路微调和冗余信息。处理器配置成从集成电路微调和冗余信息中提取位，对所提取的位执行散列函数以产生散列位，以及响应于散列位的统计特性满足一或多个准则而输出散列位。在一些实施例中，存储集成电路微调和冗余信息的存储器可与装置用于其它操作(例如，访问已写入到系统存储器中的用户数据和程序数据)的其它存储器不同。
基于微调冗余信息产生装置签名方法系统

[发明专利]存储器器件及其形成方法-CN202111195967.6在审
发明人：杨柏峰;杨世海;吕士濂;黄家恩;王奕;林佑明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-10-14 - 公布日： 2022-05-10 - 主分类号： H01L27/11597 文献下载
摘要：提供一种存储器器件及其形成方法。存储器器件包括衬底、多层堆叠、多个存储单元以及多个导电接触窗。衬底包括阵列区与阶梯区。多层堆叠配置在阵列区中的衬底上，其中多层堆叠的端部在阶梯区上延伸以成形为阶梯结构。多个存储单元分别设置在阵列区中的多层堆叠的侧壁上，且至少沿多层堆叠的堆叠方向排列。多个导电接触窗分别位于阶梯结构上。至少两个导电接触窗彼此电性连接。
存储器器件及其形成方法

[发明专利]半导体结构及其制备方法-CN202111198977.5在审
发明人：杨柏峰;杨世海;吕士濂;黄家恩;王奕;林佑明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-10-14 - 公布日： 2022-04-05 - 主分类号： H01L27/1159 文献下载
摘要：一种半导体结构，包括存储阵列、阶梯单元、导电桥接结构、字线驱动器以及导电布线。存储阵列设置在半导体结构的阵列区中并且包括字线。阶梯单元配置于被阵列区围绕的阶梯区中。阶梯单元包括从存储阵列的字线延伸的第一阶梯台阶和第二阶梯台阶。第一阶梯台阶和第二阶梯台阶彼此面对。导电桥接结构电连接第一阶梯台阶与第二阶梯台阶。字线驱动器设置于存储阵列与阶梯单元下方，其中字线驱动器的中央部分与阶梯单元的中央部分交叠。导电布线从第一阶梯台阶和第二阶梯台阶延伸到字线驱动器。
半导体结构及其制备方法

[发明专利]用于将数据复制至存储器件中的方法、及存储和电子器件-CN202110240532.2在审
发明人： 吕士濂 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-03-04 - 公布日： 2022-03-01 - 主分类号： G11C11/408 文献下载
摘要：本文描述一种存储器件，包括命令解码器，配置为接收复制命令以将存储在第一存储位置中的数据直接复制到第二存储位置，而无需将数据传输至外部控制器；存储器阵列，电连接至命令解码器并且包括多个存储位置，多个存储位置包括第一存储位置和第二存储位置；数据线，电连接至存储器阵列并且配置为从第一存储位置接收通过相同数据线要传输到第二存储位置的数据；以及输出缓冲器，配置为存储从第一存储位置通过数据线接收到的数据以将数据直接写入到第二存储位置中，而无需将数据传输至外部控制器。本发明的实施例还涉及用于将数据复制在存储器件中的方法及电子器件。
用于数据复制存储器件中的方法电子器件

[发明专利]比特单元状态保留-CN201680017859.0有效
发明人： C.奥古斯丁;富岛茂树;J.W.尚茨;吕士濂 -专利权人：英特尔公司
申请日： 2016-02-19 - 公布日： 2022-03-01 - 主分类号： G11C11/16 文献下载
摘要：根据本公开的各种实施例，描述了在例如自旋转移力矩（STT）随机访问存储器（RAM）STTRAM的MRAM存储器中的杂散磁场减弱。在一个实施例中，通过生成磁场以补偿可造成存储器的比特单元更改状态的杂散磁场，可促进在STTRAM中比特单元比特值存储状态的保留。在另一实施例中，通过选择性挂起对存储器的行的访问以暂时终止可造成存储器的比特单元更改状态的杂散磁场，可促进在STTRAM中比特单元比特值存储状态的保留。本文中描述了其它方面。
比特单元状态保留

[发明专利]存储器单元阵列及其形成方法-CN201811496832.1有效
发明人： 吕士濂 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-12-07 - 公布日： 2022-02-18 - 主分类号： H01L27/11 文献下载
摘要：一种存储器单元阵列包括布置在第一方向上的第一行中的第一存储器单元和布置在第一方向上的第二行中的第二存储器单元。第一存储器单元或第二存储器单元包括有源区组、栅极组和第一组导电结构。有源区组中的每个有源区在第一方向上通过第一间距与邻近有源区分开。有源区组在第二方向上延伸。有源区组包括与第一存储器单元的第一侧邻近的第一有源区和与第一存储器单元的第二侧邻近的第二有源区。第一有源区的长度不同于第二有源区的长度。本发明的实施例还提供了存储器单元阵列的形成方法。
存储器单元阵列及其形成方法

[发明专利]集成电路及其操作方法-CN202111006602.4在审
发明人： 吕士濂 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-08-30 - 公布日： 2021-12-17 - 主分类号： G06F11/10 文献下载
摘要：提供了一种集成电路及其操作方法。一种集成电路包括：纠错码编码器，被配置为响应于第一数据集合生成第一校验位集合；第一反相器集合，耦合至纠错码编码器并且被配置为响应于第一校验位集合生成第二校验位集合；以及第一存储器单元阵列。第二校验位集合与第一校验位集合反相。第一存储器单元阵列包括：存储器单元的第一部分，被配置为存储第一数据集合；和存储器单元的第二部分，耦合至第一反相器集合并且被配置为存储第二校验位集合。
集成电路及其操作方法

1
2
3
4
5
下一页»
尾页
共 71 条