[发明专利]存储器器件及其形成方法在审

申请号：	202111195967.6	申请日：	2021-10-14
公开（公告）号：	CN114464628A	公开（公告）日：	2022-05-10
发明（设计）人：	杨柏峰;杨世海;吕士濂;黄家恩;王奕;林佑明	申请（专利权）人：	台湾积体电路制造股份有限公司
主分类号：	H01L27/11597	分类号：	H01L27/11597;H01L27/1159;G11C5/02
代理公司：	北京派特恩知识产权代理有限公司 11270	代理人：	薛恒;徐川
地址：	中国台湾新竹科学工业园区新***	国省代码：	台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：	提供一种存储器器件及其形成方法。存储器器件包括衬底、多层堆叠、多个存储单元以及多个导电接触窗。衬底包括阵列区与阶梯区。多层堆叠配置在阵列区中的衬底上，其中多层堆叠的端部在阶梯区上延伸以成形为阶梯结构。多个存储单元分别设置在阵列区中的多层堆叠的侧壁上，且至少沿多层堆叠的堆叠方向排列。多个导电接触窗分别位于阶梯结构上。至少两个导电接触窗彼此电性连接。
搜索关键词：	存储器器件及其形成方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

暂无信息

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/202111195967.6/，转载请声明来源钻瓜专利网。

上一篇：一种雾化芯及电子雾化器
下一篇：计算机实施的供应商推荐方法、计算机设备及存储介质

同类专利

半导体元件、晶片及其制造方法-202210111877.2
发明人：林孟汉;黄家恩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-27 - 公布日： 2022-12-20 - 主分类号： H01L27/11597
摘要：一种半导体元件、晶片及其制造方法，半导体元件包含源极及一对漏极，该对漏极在第一方向上设置于源极的任一侧上且与源极间隔开。在第一方向上延伸的通道层在垂直于第一方向的第二方向上设置于该源极及该对漏极的至少一个离轴外表面上。在第一方向上延伸的记忆体层在第二方向上设置于通道层的离轴外表面上。在第一方向上延伸的至少一个栅极层在第二方向上设置于记忆体层的离轴外表面上。栅极延伸结构在第一方向上自漏极中的各者至少部分地朝向源极延伸，且位于近接于通道层及相应漏极中的各者并与之接触。

半导体装置、记忆体装置和制造记忆体装置的方法-202210699513.0
发明人：林孟汉;黄家恩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-06-20 - 公布日： 2022-10-25 - 主分类号： H01L27/11597
摘要：一种半导体装置、记忆体装置和制造记忆体装置的方法，半导体装置包括具有第一区域和第二区域的基板。在第一区域的半导体装置包括第一记忆体层、和第一半导体通道其耦合到第一记忆体层的一部分。在第一区域的半导体装置还包括第一导电性结构、和第二导电性结构其耦合到第一半导体通道的多个端部部分。在第二区域的半导体装置包括第三导电性结构和第二记忆体层。在第二区域的半导体装置包括第二半导体通道其包含：(i)第一垂直部分其耦合到第二记忆体层的一部分；以及(ii)侧向部分其耦合到第三导电性结构的顶表面。在第二区域的半导体装置包括第四导电性结构其耦合到第二半导体通道的端部部分。

半导体装置、记忆体装置及制造记忆体装置的方法-202210042870.X
发明人：刘朋骏;吴志强;郑雅云;刘逸青;林孟汉 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-14 - 公布日： 2022-07-01 - 主分类号： H01L27/11597
摘要：一种半导体装置、记忆体装置及制造记忆体装置的方法，半导体装置包括沿垂直方向延伸的第一导电结构及沿垂直方向延伸的第二导电结构。第二导电结构沿第一侧向与第一导电结构间隔开。半导体装置包括多个第三导电结构，其各自沿第一侧向延伸。第三导电结构横跨第一及第二导电结构设置。半导体装置包括沿垂直方向延伸的第一半导体通道。第一半导体通道设置于第三导电结构与第一导电结构之间、及第三导电结构与第二导电结构之间。第一及第二导电结构各自具有沿第一侧向的第一变化宽度，且第一半导体通道具有沿第二侧向的第二变化宽度。

半导体装置、记忆体装置及制造记忆体装置的方法-202210156426.0
发明人：林孟汉;黄家恩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-02-21 - 公布日： 2022-07-01 - 主分类号： H01L27/11597
摘要：一种半导体装置、记忆体装置及制造记忆体装置的方法，半导体装置包括沿横向方向延伸的第一导体结构以及沿垂直方向延伸的第一记忆体薄膜。第一记忆体薄膜与第一导体结构接触。半导体装置包括沿垂直方向延伸的第一半导体薄膜。第一半导体薄膜与第一记忆体薄膜接触且第一半导体薄膜的末端分别与第一记忆体薄膜的末端对准。半导体装置包括沿垂直方向延伸的第二导体结构、沿垂直方向延伸的第三导体结构以及沿垂直方向延伸的第四导体结构。第二导体结构及第四导体结构耦合第一半导体薄膜的末端，且第三导体结构耦合第一半导体薄膜的一部分，其中此部分在第一半导体薄膜的末端之间。

存储器器件及其形成方法-202111195967.6
发明人：杨柏峰;杨世海;吕士濂;黄家恩;王奕;林佑明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-10-14 - 公布日： 2022-05-10 - 主分类号： H01L27/11597
摘要：提供一种存储器器件及其形成方法。存储器器件包括衬底、多层堆叠、多个存储单元以及多个导电接触窗。衬底包括阵列区与阶梯区。多层堆叠配置在阵列区中的衬底上，其中多层堆叠的端部在阶梯区上延伸以成形为阶梯结构。多个存储单元分别设置在阵列区中的多层堆叠的侧壁上，且至少沿多层堆叠的堆叠方向排列。多个导电接触窗分别位于阶梯结构上。至少两个导电接触窗彼此电性连接。

三维半导体器件-201610815844.0
发明人：李昌炫;李宪奎;姜信焕;朴泳雨 -专利权人：三星电子株式会社
申请日： 2016-09-09 - 公布日： 2021-12-28 - 主分类号： H01L27/11597
摘要：公开了一种三维(3D)半导体器件，其包括：堆叠结构，包括竖直堆叠在基底上的电极；沟道结构，结合到电极以构成在基底上三维布置的多个存储器单元，沟道结构包括穿过堆叠结构的第一竖直沟道和第二竖直沟道以及设置在堆叠结构下面以使第一竖直沟道和第二竖直沟道彼此横向连接的第一水平沟道；第二水平沟道，具有第一导电类型并且连接到沟道结构的第一水平沟道的侧壁；导电塞，具有第二导电类型并且设置在第二竖直沟道的顶端上。

一种三维NAND型铁电存储器、制作方法及操作方法-201910349696.1
发明人：霍宗亮;李春龙;张瑜;洪培真;邹兴奇;靳磊 -专利权人：中国科学院微电子研究所
申请日： 2019-04-28 - 公布日： 2021-07-27 - 主分类号： H01L27/11597
摘要：本发明提供了一种三维NAND型铁电存储器、制作方法及操作方法，该三维NAND型铁电存储器基于现有的铁电存储器结构，在铁电层和介质层之间插入一层辅栅极材料层，构成三维NAND型铁电存储器，单元的栅极叠层为主栅极材料层、铁电层、辅栅极材料层和介质层，配合辅栅极材料层单独对铁电层进行编程和擦除操作，从而有效改善铁电存储器的可靠性，即增大了存储窗口，提高了器件耐久性以及提升了器件的保持特性。

一种三维NAND型铁电存储器、制作方法及操作方法-201910350185.1
发明人：李春龙;霍宗亮;张瑜;洪培真;邹兴奇;靳磊 -专利权人：中国科学院微电子研究所
申请日： 2019-04-28 - 公布日： 2021-05-11 - 主分类号： H01L27/11597
摘要：本发明提供了一种三维NAND型铁电存储器、制作方法及操作方法，该三维NAND型铁电存储器考虑到环删器件固有的电场调节作用，即相比平板叠栅，环栅介质叠层中，半径小的介质层电场增强，半径大的介质层电场减小，进而将铁电层集成在环栅的小半径内圈上，将介质层集成在大半径的外圈上，这样有效的调节了它们的电场分布，减小了介质层电场，增强了铁电层的电场，从而有效改善铁电存储器的可靠性，即增大了存储窗口，提高了器件耐久性以及提升了器件的保持特性。

半导体器件及其制造方法-201610080104.7
发明人：申完哲 -专利权人：爱思开海力士有限公司
申请日： 2016-02-04 - 公布日： 2020-10-02 - 主分类号： H01L27/11597
摘要：本公开可以提供一种具有三维存储器件的半导体器件，该三维存储器件具有改进的性能和可靠性。该器件可以包括管栅，管栅具有嵌入在所述管栅中的管沟道膜。该器件可以包括源极侧沟道膜和漏极侧沟道膜，源极侧沟道膜和漏极侧沟道膜分别耦接至管沟道膜的两端。该器件可以包括层间绝缘膜和导电图案，层间绝缘膜和导电图案交替层叠且设置在管栅之上，交替层叠的层间绝缘膜和导电图案围绕源极侧沟道膜和漏极侧沟道膜。该器件可以包括狭缝，狭缝设置在漏极侧沟道膜和源极侧沟道膜之间并且将交替层叠的层间绝缘膜和导电图案划分为源极侧层叠和漏极侧层叠，狭缝在邻近于管栅的狭缝底部处具有圆形形状。

三维存储器的制造方法及形成晶体硅层的方法-201810378963.3
发明人：方振 -专利权人：长江存储科技有限责任公司
申请日： 2018-04-25 - 公布日： 2019-11-08 - 主分类号： H01L27/11597
摘要：一种三维存储器的制造方法，包括：形成第一绝缘叠层；以第一绝缘叠层形成具有台阶区和核心区的第二绝缘层；在台阶区形成多个第一通道孔；在核心区形成多个第二通道孔；在第一通道孔和第二通道孔的底部形成无定型硅层；对无定型硅层进行激光照射，以使无定型硅层结晶。本发明提供的三维存储器的制造方法，改变了以生长方式在通道孔底部形成硅层的方法，因此较容易控制最终形成的硅层的高度。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]存储器器件及其形成方法在审

专利文献下载