“吕士濂”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果71个，建议您升级VIP下载更多相关专利

[发明专利]具伪装设计的半导体装置，多路复用器单元及其形成方法-CN202110258904.4在审
发明人： 吕士濂 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-03-10 - 公布日： 2021-11-26 - 主分类号： H01L27/088 文献下载
摘要：本发明实施例涉及具伪装设计的半导体装置，多路复用器单元及其形成方法。该半导体装置包含半导体衬底、导电段、导电层、第一接触元件及第二接触元件。所述半导体衬底包含有源区域。所述导电段形成于所述半导体衬底上且跨所述有源区域延伸。所述导电层形成于所述半导体衬底及所述导电段上方。形成于所述导电段与所述导电层的第一导电部分之间的所述第一接触元件经布置以将所述导电段电连接到所述第一导电部分。所述第二接触元件形成于所述导电段与所述导电层的第二导电部分之间。所述第一接触元件及所述第二接触元件形成于所述导电段上且彼此间隔开。所述第二接触元件经布置以电隔离所述导电段与所述第二导电部分。
伪装设计半导体装置多路复用单元及其形成方法

[发明专利]存储器系统-CN202110900702.5在审
发明人： 吕士濂 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-08-06 - 公布日： 2021-11-09 - 主分类号： G06F13/16 文献下载
摘要：本公开涉及操作包含存储库和缓冲器的存储器系统。每一缓冲器可执行写入过程以将数据写入到对应存储库。在一个方面中，存储器系统包含缓冲器控制器，缓冲器控制器包含队列寄存器、第一指针寄存器、第二指针寄存器以及队列控制器。在一个方面中，队列寄存器包含条目，其中每一条目可存储对应存储库的地址。第一指针寄存器可指示存储存储库的地址的第一条目，针对存储库，写入过程被预测接下来将在所述存储库完成。第二指针寄存器可指示待更新的第二条目。队列控制器可根据第一指针寄存器和第二指针寄存器来配置队列寄存器，且根据条目来配置一个或多个缓冲器以执行写入过程。
存储器系统

[发明专利]操作集成电路的方法和集成电路-CN202110795086.1在审
发明人： 吕士濂 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-07-14 - 公布日： 2021-10-29 - 主分类号： G11C7/12 文献下载
摘要：提供了一种操作集成电路的方法，包括将数据写入第一存储器单元阵列中的每个存储器单元、给集成电路断电、给集成电路上电、响应于给集成电路上电，从第一存储器单元阵列中的每个存储器单元读取数据，以及响应于从第一存储器单元阵列中的每个存储器单元读取数据，确定是否允许集成电路的认证操作。还提供了一种集成电路，包括第一存储器单元阵列。
操作集成电路方法

[发明专利]存储器系统及其操作方法-CN202110501444.3在审
发明人： 吕士濂 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-05-08 - 公布日： 2021-10-26 - 主分类号： G11C29/42 文献下载
摘要：一种存储器器件，包括：存储器器件，配置为存储要写入存储器器件的数据位；以及存储器控制器。存储器控制器包括：耦合到存储器器件的第一级错误校正码(ECC)电路，其中，第一级ECC电路配置为基于第一错误检测方案来生成对应于数据位的第一多个第一级校验位；以及耦合到存储器器件的第二级ECC电路，其中第二级ECC电路配置为基于第一错误校正方案生成与数据位和第一多个第一级校验位两者相对应的第二多个第二级校验位。本发明的实施例还涉及存储器系统及其操作方法。
存储器系统及其操作方法

[发明专利]集成电路以及授权访问由集成电路存储的内容的方法-CN202110720043.7在审
发明人： 吕士濂;沙曼·阿德汗;池育德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-06-28 - 公布日： 2021-10-19 - 主分类号： G06F21/72 文献下载
摘要：本文公开了基于一次可编程(OTP)存储器件的具有增强的安全性的物理不可克隆功能(PUF)。一方面，可以采用间接过程、哈希或它们的组合来隐藏用于允许访问集成电路的密钥。每个间接过程可以包括：基于由OTP存储器件存储在地址处的内容来识别OTP存储器件的后续地址；以及获得由OTP存储器件在后续地址处存储的后续内容。通过多个间接过程，可以获得由OTP存储器件存储的隐藏内容。在一种方法中，可以将哈希应用于输入位以获得要应用的OTP存储器件的地址。在一种方法中，可以将哈希应用于由OTP存储器件存储的隐藏内容以生成密钥。本发明的实施例还涉及集成电路以及授权访问由集成电路存储的内容的方法。
集成电路以及授权访问存储内容方法

[发明专利]存储电路及操作该电路的方法-CN201910306009.8有效
发明人：蔡睿哲;李政宏;吕士濂 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-04-16 - 公布日： 2021-09-24 - 主分类号： G11C7/12 文献下载
摘要：本发明的实施例提供了一种存储电路及其操作方法。一种存储电路，包括第一存储单元、第二存储单元、预充电电路和感测放大器。所述预充电电路连接至第一位线和第二位线。所述预充电电路被配置为响应于第一信号而将所述第一位线和所述第二位线充电至预充电电压电平。所述感测放大器通过所述第一位线连接至所述第一存储单元，并且通过所述第二位线连接至所述第二存储单元。所述感测放大器响应第二信号和第三信号。所述第二信号和所述第三信号与所述第一信号不同。
存储电路操作方法

[发明专利]存储装置及其操作方法-CN201910293177.8有效
发明人：蔡睿哲;李政宏;吕士濂;陈奕儒 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-04-12 - 公布日： 2021-09-14 - 主分类号： G11C7/12 文献下载
摘要：本发明的实施例提供了存储装置及其操作方法。使用半导体制造工艺制造存储装置。通常，半导体制造工艺中存在的制造变化和/或未对准公差可能导致存储装置与通过半导体制造工艺类似地设计和制造的其它存储装置不同。例如，半导体制造工艺中的不可控随机物理工艺可能在这些存储装置之间引起小的差异。这些小的差异可以使存储装置中的位线在物理上是唯一的，没有两条位线是相同的。因此，半导体制造工艺中的不可控随机物理工艺可能使得从存储装置读取的电子数据以不同的速率沿着位线传播。可以利用位线的这种物理唯一性来实现物理不可复制功能(PUF)，从而允许将存储装置与通过半导体制造工艺类似地设计和制造的其它存储装置区分开。
存储装置及其操作方法

[发明专利]存储电路和写入方法-CN202110243774.7在审
发明人： 吕士濂;杨柏峰;贾汉中;林佑明;杨世海 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-03-05 - 公布日： 2021-09-10 - 主分类号： G11C11/22 文献下载
摘要：存储电路包括存储器阵列和控制电路。存储器阵列的第一列包括选择线、第一位线和第二位线、耦合到阵列该选择线和该第一位线的存储器单元的第一子集，以及耦合到该选择线和该第二位线的存储器单元的第二子集。控制电路被配置为同时激活选择线和第一位线中的每个，并且在同时激活选择线和第一位线的时段内，激活第一多个字线，第一多个字线的每个字线耦合到存储器单元的第一子集的存储器单元。本发明的实施例还涉及将数据写入存储器阵列的方法。
存储电路写入方法

[发明专利]存储器器件、集成电路器件和操作存储器单元的方法-CN202110603535.8在审
发明人：杨柏峰;林佑明;吕士濂;贾汉中;杨世海;黄家恩;王奕 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-05-31 - 公布日： 2021-09-10 - 主分类号： G11C16/34 文献下载
摘要：一种存储器器件，包括：位线、源极线、多个字线、和存储器单元。该存储器单元包括并联连接在位线和源极线之间的多个存储器串。多个存储器串中的每一个包括串联连接在位线和源极线之间、并且对应地电连接至多个字线的多个存储器元件。本发明的实施例还涉及集成电路(IC)器件以及操作存储器单元的方法。
存储器器件集成电路操作单元方法

[发明专利]测试三维存储器单元阵列的方法和存储器电路-CN202110603735.3在审
发明人：吴昭谊;吕士濂;杨世海 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-05-31 - 公布日： 2021-09-10 - 主分类号： G11C29/08 文献下载
摘要：一种测试三维(3D)存储器单元阵列的方法，包括将数据写入3D存储器单元阵列中的存储器单元的每个层，同时执行3D存储器单元阵列的至少第一支列中的每个存储器单元的读取操作，确定3D存储器单元阵列中的一个存储器单元是否响应于读取操作而发生故障，并响应于确定该3D存储器单元阵列中的存储器单元发生故障而将3D存储器单元阵列中的至少一个故障存储器单元替换为备用存储器单元。第一支列包括在3D存储器单元阵列的每个对应层上的存储器单元。本发明的实施例还涉及一种存储器电路。
测试三维存储器单元阵列方法电路

[发明专利]存储器器件及其形成方法-CN202110699218.0在审
发明人：吴昭谊;林佑明;吕士濂;杨世海;杨柏峰 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-06-23 - 公布日： 2021-09-03 - 主分类号： G11C8/08 文献下载
摘要：一种存储器器件包括多层堆叠、多个沟道层和多个铁电层。所述多层堆叠设置在衬底上，并且包括交替堆叠的多个栅极层和多个介电层。所述多个沟道层贯穿所述多层堆叠并在侧向上彼此间隔开，其中所述多个沟道层包括第一沟道层和第二沟道层，并且所述第一沟道层的第一电子迁移率不同于所述第二沟道层的第二电子迁移率。所述多个沟道层中的每一者分别通过所述多个铁电层中的一者与所述多层堆叠间隔开。
存储器器件及其形成方法

[发明专利]存储器装置-CN202110205521.0在审
发明人：野口纮希;吕士濂;池育德;王奕 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-02-24 - 公布日： 2021-08-27 - 主分类号： G11C29/56 文献下载
摘要：一种存储器装置，其包含具有多个存储器宏的存储阵列、供电电路以及控制器。供电电路耦合到存储阵列。控制器耦合到存储阵列。供电电路配置成提供电力以同时对一定数目的存储器宏执行写入操作。被同时执行写入操作的存储器宏的数目不高于存储器宏的最大数目。控制器获得由供电电路同时执行写入操作的存储器宏的最大数目。控制器重新排列用于存储器宏的写入操作的顺序的时间表，以产生重新排列的时间表。最大数目被视为阈值。在重新排列的时间表中，被同时执行写入操作的存储器宏的部分的数目等于或小于阈值。
存储器装置

[发明专利]记忆体系统及操作记忆体的方法-CN202110199098.8在审
发明人： 吕士濂 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-02-22 - 公布日： 2021-08-17 - 主分类号： G11C11/41 文献下载
摘要：本文所揭示内容是记忆体系统及操作记忆体的方法，是关于用于决定记忆体区块的年龄的年龄侦测器，及年龄侦测器的操作方法。在一个组态中，记忆体系统包括记忆体区块及年龄侦测器，年龄侦测器耦接至记忆体区块。在一个态样中，记忆体区块回应于第一启动操作而产生第一数据集，且回应于第二启动操作而产生第二数据集。在一个组态中，年龄侦测器包括用以储存来自记忆体区块的第一数据集的储存器区块，及用以比较第一及第二数据集的不一致性侦测器。在一个组态中，年龄侦测器包括用以基于该比较来决定记忆体区块的年龄的控制器。此外，一种操作记忆体的方法亦在此揭露。
记忆体系统操作方法

[发明专利]提供物理不可克隆功能（PUF）值的设备及其方法-CN202011286809.7在审
发明人：李承恩;吕士濂 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-11-17 - 公布日： 2021-08-13 - 主分类号： H04L9/32 文献下载
摘要：提供了用于确定设备的物理不可克隆功能(PUF)单元的可靠性的系统和方法。在多个条件下将一个或多个激活信号提供给PUF单元。确定在多个条件中的每一个条件下PUF单元提供的PUF单元输出。确定PUF单元的PUF单元输出一致的次数。以及，基于针对多个PUF单元所确定的次数来确定设备分类值。本发明的实施例还涉及提供物理不可克隆功能(PUF)值的设备及其方法。
提供物理不可克隆功能 puf 设备及其方法

[发明专利]存储器电路、其操作方法及数据读取方法-CN201910319484.9有效
发明人： 吕士濂 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-04-19 - 公布日： 2021-08-03 - 主分类号： G11C11/4094 文献下载
摘要：存储器电路包括第一字线、第一位线、第二位线、第一反相器、第二反相器，P型传输门晶体管和预充电电路。第一反相器耦接至第一存储节点。第二反相器耦接至所述第一存储节点和所述第一反相器。P型传输门晶体管耦接在所述第一存储节点和所述第一位线之间。P型传输门晶体管耦接至所述第一字线、所述第一反相器和所述第二反相器。预充电电路耦接至所述第一位线或所述第二位线。所述预充电电路配置为响应于第一信号，将所述第一位线或所述第二位线充电至预充电电压。所述预充电电压介于第一逻辑电平的电压和第二逻辑电平的电压之间。本发明的实施例还提供了存储器电路的操作方法及数据读取方法。
存储器电路操作方法数据读取方法