“H01L43/08”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果1076个，建议您升级VIP下载更多相关专利

[发明专利]交换耦合膜以及使用该交换耦合膜的磁阻效应元件及磁检测装置-CN201780048184.0有效
发明人：齐藤正路;小池文人;远藤广明 -专利权人：阿尔卑斯阿尔派株式会社
申请日： 2017-08-02 - 公布日： 2022-12-06 - 主分类号： H01L43/08 文献下载
摘要：本发明的交换耦合膜(10)，层叠有反铁磁性层(2)和固定磁性层(3)和自由磁性层(5)，反铁磁性层(2)由PtCr层(2A)与XMn层(2B)(其中，X为Pt或Ir)构成，XMn层(2B)与固定磁性层(3)接触，在上述XMn层(2B)层叠于PtCr层(2A)的情况下，PtCr层(2A)为PtαCr100at％－α(α为44at％以上58at％以下)，在XMn层(2B)层叠于固定磁性层(3)的情况下，PtCr层(2A)为PtαCr100at％－α(α为44at％以上57at％以下)，因此固定磁性层(3)的磁化的方向反转的磁场(Hex)较大，高温条件下的稳定性较高。
交换耦合以及使用磁阻效应元件检测装置

[发明专利]降低磁性装置中的薄膜粗糙度的多层结构-CN201880033141.X有效
发明人：朱健;真杰诺;李元仁;刘焕龙;童儒颖;裘地·玛丽·艾维塔;维格纳许·桑达;路克·汤马斯;王郁仁;沙希·帕特尔 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-05-15 - 公布日： 2022-12-02 - 主分类号： H01L43/08 文献下载
摘要：一具有均匀顶面并且具有0.5纳米的峰间粗糙度的晶种层堆叠(24)，通过溅镀沉积非晶体层(22)在例如Mg的平滑层(21)之上来形成，后者的再溅镀速率为非晶体层的2至30倍。最顶层的晶种(模板)层(23)为NiW、NiMo或者NiCr、NiFeCr及Hf的其中一种或多种，而最底层的晶种层(20)为Ta、TaN、Zr、ZrN、Nb、NbN、Mo、MoN、TiN、W、WN及Ru的其中一种或多种。上覆磁性层中的垂直磁性非等向性在高达400℃的温度下基本上可维持，并且有利于嵌入式MRAM、自旋电子装置或在读取头传感器中的磁性隧道结。非晶体晶种层为SiN、TaN或CoFeM，其中M为B或其他元素，其含量可使CoFeM合金在初沉积时为非晶体。
降低磁性装置中的薄膜粗糙多层结构

[发明专利]半导体结构、电极结构及其形成方法-CN201611046742.3有效
发明人：周仲彦;宋福庭;张耀文;刘世昌 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-11-23 - 公布日： 2022-11-29 - 主分类号： H01L43/08 文献下载
摘要：本发明实施例提供一种半导体结构、电极结构及其形成方法，该半导体结构包含：第N金属层；扩散势垒层，其位于所述第N金属层上方；第一底部电极材料沉积，其位于所述扩散势垒层上方；第二底部电极材料沉积，其位于所述第一底部电极材料沉积上方；磁性隧穿结MTJ层，其位于所述第二底部电极材料沉积上方；顶部电极，其位于所述MTJ层上方；及第(N+1)金属层，其位于所述顶部电极上方；其中所述扩散势垒层及所述第一底部电极材料沉积与电介质层横向地接触，所述第一底部电极材料沉积将所述扩散势垒层与所述第二底部电极材料沉积间隔开，且N为大于或等于1的整数。还揭露相关联电极结构及方法。
半导体结构电极及其形成方法

[发明专利]半导体元件及其制作方法-CN201810425128.0有效
发明人：洪庆文;王裕平 -专利权人：联华电子股份有限公司
申请日： 2018-05-07 - 公布日： 2022-11-29 - 主分类号： H01L43/08 文献下载
摘要：本发明公开一种半导体元件及其制作方法，该制作半导体元件的方法为，主要先提供一基底包含一磁性隧穿接面(magnetic tunneling junction,MTJ)区域以及一边缘区域，然后形成一第一金属间介电层于该基底上，再形成一第一磁性隧穿接面以及一第二磁性隧穿接面于第一金属间介电层上，其中第一磁性隧穿接面设于磁性隧穿接面区域上而第二磁性隧穿接面则设于边缘区域上。之后再形成一第二金属间介电层于第一磁性隧穿接面以及第二磁性隧穿接面上。
半导体元件及其制作方法

[发明专利]磁性随机存取存储器及其制造方法-CN201810823818.1有效
发明人：牛宝华;应继锋 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-07-25 - 公布日： 2022-11-29 - 主分类号： H01L43/08 文献下载
摘要：本发明的实施例提供了磁性随机存取存储器及其制造方法。磁性随机存取存储器的存储单元包括设置在第一金属层与第二金属层之间的多层。多层中的至少一层包括从由铱层、铱层和氧化铱层的双层结构、铱‑钛氮化物层、铱层和钽层的双层结构、以及铱和钽的二元合金层组成的组中选择的一种。
磁性随机存取存储器及其制造方法

[发明专利]层叠结构、磁阻效应元件、磁头、传感器、高频滤波器以及振荡器-CN201811113397.X有效
发明人：犬伏和海;中田胜之 -专利权人： TDK株式会社
申请日： 2018-09-25 - 公布日： 2022-11-25 - 主分类号： H01L43/08 文献下载
摘要：本发明所涉及的层叠结构为位于非磁性金属层(5B)上的层叠结构，并具备铁磁性层(6)、介于非磁性金属层(5B)与铁磁性层(6)之间的中间层(5C)，中间层(5C)包含以通式(1)所表示的NiAlX合金层。Niγ1Alγ2Xγ3……(1)[X表示选自Si、Sc、Ti、Cr、Mn、Fe、Co、Cu、Zr、Nb以及Ta中的1种以上的元素，在γ＝γ3/(γ1+γ2+γ3)的情况下，满足0＜γ＜0.5。]。
层叠结构磁阻效应元件磁头传感器高频滤波器以及振荡器

[发明专利]磁阻式随机存取存储器-CN202110533886.6在审
发明人：王慧琳;蔡锡翰;吴东明;翁宸毅;许清桦;范儒钧;林奕佑;张哲维;许博凯;张境尹 -专利权人：联华电子股份有限公司
申请日： 2021-05-17 - 公布日： 2022-11-22 - 主分类号： H01L43/08 文献下载
摘要：本发明公开一种磁阻式随机存取存储器，其主要包含第一阵列区域以及第二阵列区域设于基底上，第一磁性隧穿结(magnetic tunneling junction,MTJ)设于第一阵列区域，第一上电极设于该第一MTJ上，第二MTJ设于该第二阵列区域以及第二上电极设于该第二MTJ上，其中第一上电极与第二上电极包含不同氮对碳比例。
磁阻随机存取存储器

[发明专利]半导体装置-CN202110538461.4在审
发明人：郭致玮;许家彰 -专利权人：联华电子股份有限公司
申请日： 2021-05-18 - 公布日： 2022-11-22 - 主分类号： H01L43/08 文献下载
摘要：本发明公开一种半导体装置，其包括基底、第一磁性隧穿结结构、第二磁性隧穿结结构以及互连结构。第一磁性隧穿结结构、第二磁性隧穿结结构与互连结构设置在基底上。互连结构在第一水平方向上位于第一磁性隧穿结结构与第二磁性隧穿结结构之间，且互连结构包括第一金属互连与第二金属互连。第二金属互连设置在第一金属互连上且接触第一金属互连。第二金属互连的材料组成不同于第一金属互连的材料组成。
半导体装置

[发明专利]形成半导体存储器元件的方法-CN202110538653.5在审
发明人：王慧琳 -专利权人：联华电子股份有限公司
申请日： 2021-05-18 - 公布日： 2022-11-22 - 主分类号： H01L43/08 文献下载
摘要：本发明公开一种形成半导体存储器元件的方法，包含在磁穿隧结堆叠层上形成上电极层；形成仅覆盖逻辑电路区的图案化缓冲层；在上电极层和图案化缓冲层上形成硬掩模层；在硬掩模层上形成图案化光致抗蚀剂层；以及进行第一蚀刻制作工艺以蚀刻存储器区中未被图案化光致抗蚀剂层覆盖的硬掩模层和上电极层，以及蚀刻逻辑电路区中的硬掩模层、图案化缓冲层和上电极层，从而形成在存储器区中的磁穿隧结堆叠层上的上电极和位于磁穿隧结堆叠层上且仅覆盖逻辑电路区的剩余上电极层。
形成半导体存储器元件方法

[发明专利]存储器装置、集成电路及制造存储器装置的方法-CN201811190214.4有效
发明人：陈升照;萧清泰;蔡正原;匡训冲 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-10-12 - 公布日： 2022-11-18 - 主分类号： H01L43/08 文献下载
摘要：本发明实施例涉及一种存储器装置、集成电路及制造存储器装置的方法。所述存储器装置包括磁阻式随机存取存储器(MRAM)单元、侧壁间隙壁以及上部内连线。磁阻式随机存取存储器(MRAM)单元设置在衬底上。MRAM单元包括设置在下部电极与上部电极之间的磁性隧道结(MTJ)。侧壁间隙壁沿MRAM单元的相对侧壁排列。上部内连线沿从侧壁间隙壁的第一外边缘连续延伸到侧壁间隙壁的第二外边缘的界面与上部电极的上表面直接接触。
存储器装置集成电路制造方法

[发明专利]存储器器件-CN201910523220.5有效
发明人：刘国安;吴忠政;庄学理;张广兴;江典蔚;吴志强;陈家庠 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-06-17 - 公布日： 2022-11-18 - 主分类号： H01L43/08 文献下载
摘要：在一些实施例中，本申请提供了存储器器件。存储器器件包括芯片，芯片上包括磁性随机存取存储器(MRAM)单元。磁场屏蔽结构包括至少部分地围绕芯片的导电或磁性材料。磁场屏蔽结构包括横向围绕芯片的侧壁区、从侧壁区向上延伸的上部区以及从侧壁区向下延伸的下部区。上部区和/或下部区的至少一个终止于芯片上方的开口。
存储器器件

[发明专利]一种高阻值半导体结构、自旋电子器件结构及其制备方法-CN202210983344.3在审
发明人：芦红;李秉欣;丁元丰;谢景龙 -专利权人：南京大学;南京磊帮半导体科技有限公司
申请日： 2022-08-16 - 公布日： 2022-11-15 - 主分类号： H01L43/08 文献下载
摘要：本发明提供了一种高阻值半导体结构及其制备方法。该结构包括：自下而上依次为衬底、高阻值缓冲层、拓扑材料层，高阻值缓冲层为III‑V族半导体层，其中，高阻值缓冲层的厚度为5‑50 nm。本发明还公开了一种基于高阻值半导体结构的自旋电子器件结构。高阻值半导体结构通过在拓扑材料层和衬底间引入高阻值缓冲层，在保证拓扑材料层质量的同时，极大地提高了拓扑材料层的外延成功率和可控性，并且可以极大地减小输运实验和器件应用中衬底的分流效应。
一种阻值半导体结构自旋电子器件及其制备方法

[发明专利]一种基于多层磁性复合结构的各向异性磁电阻-CN202010562477.4有效
发明人：唐晓莉;陶仁婧;姜杰 -专利权人：电子科技大学;上海麦歌恩微电子股份有限公司
申请日： 2020-06-18 - 公布日： 2022-11-15 - 主分类号： H01L43/08 文献下载
摘要：一种基于多层磁性复合结构的各向异性磁电阻，属于磁传感器技术领域。所述磁电阻包括基片，以及依次形成于基片之上的缓冲层薄膜、[NiFe/NiCo]n的多层薄膜和覆盖层薄膜，其中，n≥2。本发明采用[NiFe/NiCo]n的多层薄膜作为磁性层，通过相邻磁性层间界面的自旋相关散射，弥补由于n增大后单层磁性层厚度降低对各向异性磁电阻效应的降低，并且可以根据具体应用的需求，通过重复周期n及各层的厚度灵活调整传感器翻转场、线性区等参数，实现磁各向异性薄膜厚度在降低到20～40nm后仍然兼具小的饱和场与大于2％的各向异性磁电阻变化率。
一种基于多层磁性复合结构各向异性磁电

[发明专利]自旋元件的稳定化方法及自旋元件的制造方法-CN201880001275.3有效
发明人：盐川阳平;佐佐木智生 -专利权人： TDK株式会社
申请日： 2018-02-28 - 公布日： 2022-11-15 - 主分类号： H01L43/08 文献下载
摘要：本发明的一个方式所涉及的自旋元件的稳定化方法，在具备沿第一方向延伸的通电部和叠层于上述通电部的一面且包含铁磁性体的元件部的自旋元件中，沿上述通电部的上述第一方向，在规定温度中以脉冲施加总时间成为规定时间以上的方式，施加规定电流值以上的电流脉冲。
自旋元件稳定方法制造

[发明专利]多铁隧道结器件、自旋阀器件和自旋极化电流的调控方法-CN202210908773.4在审
发明人：刘飞;王宇宸;张力公;姚冠文;刘晓彦;康晋锋 -专利权人：北京大学
申请日： 2022-07-29 - 公布日： 2022-11-11 - 主分类号： H01L43/08 文献下载
摘要：本发明提供多铁隧道结器件、自旋阀器件和自旋极化电流的调控方法，其中多铁隧道结器件，包括依次层叠的第一铁磁层、铁电层以及第二铁磁层；其中，第一铁磁层和第二铁磁层采用相同的铁磁性金属材料；第一铁磁层和铁电层之间的界面、第二铁磁层和铁电层之间的界面具有对称结构，多铁隧道结器件用于通过磁电耦合效应实现自旋极化电流的产生与调控。通过上述方式，本发明基于铁磁层和铁电层之间的界面处所产生的磁电耦合效应，通过外部电场改变铁电层极化方向进而调控自旋电流的极化方向，提高了反转自旋隧穿电流极化状态的速度，也降低了调控自旋隧穿电流极化状态的所需的能量，为自旋电子学应用领域带来新的机遇。
隧道器件自旋极化电流调控方法