“匡训冲”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果34个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置及其制造方法-CN201911051128.X有效
发明人：黄才铭;黄伟杰;匡训冲;朱彦璋;鍾政哲;梁晋玮;郭景森;陈界璋;许峰嘉;陈昇照 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-10-31 - 公布日： 2023-08-25 - 主分类号： H01L21/768 文献下载
摘要：一种半导体装置及其制造方法。制造半导体装置的方法包含，第一层间介电层形成于基材上，化学机械研磨停止层形成于第一层间介电层上，经由图案化化学机械研磨停止层以及第一层间介电层形成沟槽，金属层形成于化学机械研磨停止层上以及沟槽中，化学机械研磨牺牲层形成于金属层上，于化学机械研磨牺牲层以及金属层上执行化学机械研磨操作，以移除化学机械研磨停止层上方的金属层的部分，并移除沟槽上的化学机械研磨牺牲层的剩余部分。
半导体装置及其制造方法

[发明专利]集成芯片结构及其形成方法-CN202210813326.0在审
发明人：官振禹;傅圣文;匡训冲 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-07-11 - 公布日： 2023-05-23 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及集成芯片结构。该集成芯片结构包括设置在围绕一个或多个下部互连件的下部介电结构上方的下部绝缘结构。由下部绝缘结构的一个或多个内侧壁围绕的底部电极通孔。底部电极通孔包括围绕导电芯的阻挡件。底部电极布置在底部电极通孔上，数据存储结构位于底部电极上方，以及顶部电极位于数据存储结构上方。阻挡件沿着下部绝缘结构的一个或多个内侧壁设置的侧壁以及从该侧壁向外突出到下部绝缘结构的顶表面之上的水平覆盖段。本发明的实施例还提供了形成集成芯片结构的方法。
集成芯片结构及其形成方法

[发明专利]存储器装置、集成电路及制造存储器装置的方法-CN201811190214.4有效
发明人：陈升照;萧清泰;蔡正原;匡训冲 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-10-12 - 公布日： 2022-11-18 - 主分类号： H01L43/08 文献下载
摘要：本发明实施例涉及一种存储器装置、集成电路及制造存储器装置的方法。所述存储器装置包括磁阻式随机存取存储器(MRAM)单元、侧壁间隙壁以及上部内连线。磁阻式随机存取存储器(MRAM)单元设置在衬底上。MRAM单元包括设置在下部电极与上部电极之间的磁性隧道结(MTJ)。侧壁间隙壁沿MRAM单元的相对侧壁排列。上部内连线沿从侧壁间隙壁的第一外边缘连续延伸到侧壁间隙壁的第二外边缘的界面与上部电极的上表面直接接触。
存储器装置集成电路制造方法

[发明专利]集成芯片及其形成方法-CN202210144110.X在审
发明人：李璧伸;卫怡扬;金海光;匡训冲;蔡正原 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-02-17 - 公布日： 2022-11-15 - 主分类号： H01L27/11507 文献下载
摘要：在一些实施例中，本公开涉及一种形成集成芯片的方法。该方法包括在衬底上方形成下电极层，以及在下电极层上方形成未图案化的非晶初始层。在未图案化的非晶初始层上形成具有基本均匀的非晶相的中间铁电材料层。执行退火工艺以将中间铁电材料层改变为具有基本均匀的正交晶相的铁电材料层。在铁电材料层上方形成上电极层。对上电极层、铁电材料层、未图案化的非晶初始层和下电极层执行一个或多个图案化工艺以形成铁电存储器器件。在铁电存储器器件上方形成上ILD层，并且形成上互连件以接触铁电存储器器件。本公开的实施例还涉及一种集成芯片。
集成芯片及其形成方法

[发明专利]用于存储器的掺杂的侧壁间隔件/蚀刻停止层-CN202210341022.9在审
发明人：李璧伸;金海光;匡训冲;蔡正原 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-04-02 - 公布日： 2022-10-18 - 主分类号： H01L27/22 文献下载
摘要：本公开涉及用于存储器的掺杂的侧壁间隔件/蚀刻停止层。本公开的各种实施例涉及一种集成电路(IC)芯片，包括存储器单元并且具有侧壁间隔件和/或蚀刻停止层，该侧壁间隔件和/或蚀刻停止层被掺杂以减少侧壁间隔件和蚀刻停止层之间的界面处的电荷积累。存储器单元包括底部电极、上覆于底部电极的数据存储元件、以及上覆于数据存储元件的顶部电极。侧壁间隔件在由数据存储元件和顶部电极形成的公共侧壁上上覆于底部电极，并且蚀刻停止层衬于侧壁间隔件。侧壁间隔件和蚀刻停止层在界面处直接接触并在界面处形成电偶极子。用于减少电荷积累的掺杂减小了由电偶极子产生的电场，从而减少了电场对存储器单元的影响。
用于存储器掺杂侧壁间隔蚀刻停止

[发明专利]集成芯片、存储器装置及其形成方法-CN202110918486.7在审
发明人：卫怡扬;李璧伸;赖昕钰;金海光;林杏莲;匡训冲 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-08-11 - 公布日： 2022-10-04 - 主分类号： H01L27/11507 文献下载
摘要：本发明各种实施例涉及一种集成芯片、存储器装置及其形成方法，所述存储器装置包括位于衬底之上的第一底部电极层。铁电开关层设置在第一底部电极层之上。第一顶部电极层设置在铁电开关层之上。第二底部电极层设置在第一底部电极层与铁电开关层之间。第二底部电极层与第一底部电极层相比更不容易氧化。
集成芯片存储器装置及其形成方法

[发明专利]存储器件及其操作方法-CN202111187596.7在审
发明人：江法伸;陈侠威;匡训冲;金海光;蔡正原 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-10-12 - 公布日： 2022-08-30 - 主分类号： H01L27/24 文献下载
摘要：本公开的各种实施例涉及一种存储器件。存储器件具有：第一晶体管，具有第一源极/漏极区及第二源极/漏极区，其中第一源极/漏极区及第二源极/漏极区设置在半导体衬底中。介电结构设置在半导体衬底之上。第一存储单元设置在介电结构中及半导体衬底之上，其中第一存储单元具有第一电极及第二电极，其中第一存储单元的第一电极电耦合到第一晶体管的第一源极/漏极区。第二存储单元设置在介电结构中及半导体衬底之上，其中第二存储单元具有第一电极及第二电极，其中第二存储单元的第一电极电耦合到第一晶体管的第二源极/漏极区。
存储器件及其操作方法

[发明专利]沉积层的方法、沉积系统及替换沉积系统的窗口的方法-CN202210042419.8在审
发明人：金海光;匡训冲;江法伸 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-14 - 公布日： 2022-08-09 - 主分类号： C23C16/455 文献下载
摘要：本发明公开一种在半导体工件上沉积层的方法。方法包含：将半导体工件放置在处理腔室中的晶片卡盘上；将第一前体引入到处理腔室中；将第二前体引入到处理腔室中；以及当第二前体在处理腔室中时，将辐射施加到半导体工件，由此加热半导体工件的表面。方法还包含当第二前体在处理腔室中时，将偏置电压施加到晶片卡盘。本发明公开还一种沉积系统及替换沉积系统的窗口的方法。本发明能够在低温下进行膜沉积。
沉积方法系统替换窗口

[发明专利]集成芯片及其形成方法-CN202110918219.X在审
发明人：金海光;卫怡扬;李璧伸;江法伸;匡训冲;蔡正原 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-08-11 - 公布日： 2022-07-29 - 主分类号： H01L27/11507 文献下载
摘要：在一些实施例中，本公开涉及一种集成芯片，所述集成芯片包括配置在衬底之上的一个或多个内连线介电层。底部电极设置在导电结构之上且延伸穿过所述一个或多个内连线介电层。顶部电极设置在底部电极之上。铁电层设置在底部电极与顶部电极之间且接触底部电极及顶部电极。铁电层包括第一下部水平部分、第一上部水平部分及第一侧壁部分，所述第一上部水平部分配置在第一下部水平部分上方，所述第一侧壁部分将所述第一下部水平部分耦合到所述第一上部水平部分。
集成芯片及其形成方法

[发明专利]半导体器件及其制造方法-CN202110858673.0在审
发明人：官振禹;匡训冲 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-07-28 - 公布日： 2022-07-05 - 主分类号： H01L21/768 文献下载
摘要：一种半导体器件的制造方法包括：在衬底之上形成介电层以及将介电层图案化以在介电层中形成开口。此外，在介电层的开口内形成导电材料。执行平坦化工艺，以移除导电材料的布置在介电层之上的部分，从而在介电层的开口内形成导电特征。在导电特征的上表面上形成抗氧化层，然后移除抗氧化层。
半导体器件及其制造方法

[发明专利]铁电存储器器件及其制造方法-CN202210183999.2在审
发明人：卫怡扬;林子羽;李璧伸;金海光;林杏莲;匡训冲 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-02-28 - 公布日： 2022-07-05 - 主分类号： H01L27/11507 文献下载
摘要：本公开总体涉及铁电存储器器件及其制造方法。本文公开了可提高铁电存储器器件的保持性能的铁电堆叠。一种示例性铁电堆叠具有设置在第一电极和第二电极之间的铁电开关层(FSL)堆叠。铁电堆叠包括设置在第一FSL和第二FSL之间的阻挡层，其中阻挡层的第一晶体条件不同于第一FSL和/或第二FSL的第二晶体条件。在一些实施例中，第一晶体条件为非晶相，并且第二晶体条件为正交相。在一些实施例中，第一FSL和/或第二FSL包括第一金属氧化物，并且阻挡层包括第二金属氧化物。铁电堆叠可以是铁电电容器、晶体管的一部分和/或连接到铁电存储器器件中的晶体管，来以非易失性方式提供数据存储。
存储器器件及其制造方法

[发明专利]存储器件、形成其的方法及包括存储单元的存储器件-CN202110747101.5在审
发明人：李璧伸;林子羽;卫怡扬;金海光;匡训冲;蔡正原 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-07-01 - 公布日： 2022-06-24 - 主分类号： H01L27/11507 文献下载
摘要：在一些实施例中，本公开涉及一种存储器件、形成其的方法及包括存储单元的存储器件，所述存储器件包括半导体衬底、设置在半导体衬底之上的第一电极、设置在第一电极与半导体衬底之间的铁电层及将第一电极与铁电层隔开的第一应力源层。第一应力源层具有比铁电层的热膨胀系数大的热膨胀系数。
存储器件形成方法包括单元

[发明专利]半导体结构及其制造方法-CN201610768086.1有效
发明人：庄学理;沈桂弘;匡训冲;蔡正原;李汝谅 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-08-30 - 公布日： 2022-06-24 - 主分类号： H01L43/08 文献下载
摘要：本发明提供了半导体结构及其制造方法。半导体结构包括底电极通孔(BEVA)、位于BEVA上的再生层以及位于再生层上方的磁性隧道结(MTJ)层。BEVA包括位于BEVA的沟槽的底部和侧壁上方的衬垫层以及位于衬垫层上方的电镀的铜，填充BEVA的沟槽。再生层覆盖衬垫层的顶面和电镀的铜的顶面。
半导体结构及其制造方法

[发明专利]制造半导体器件和结构的方法以及半导体结构-CN202110161527.2在审
发明人：梁晋玮;陈昇照;匡训冲;李昇展 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-02-05 - 公布日： 2022-03-01 - 主分类号： H01L27/146 文献下载
摘要：一种半导体器件的制造方法包括：接收器件衬底；在该器件衬底的正面上形成互连结构；以及将凹槽蚀刻到该器件衬底的背面中，直到互连结构的部分暴露为止。该凹槽具有凹槽深度，并且凹槽的边缘由器件衬底的侧壁限定。在凹槽中形成导电接合焊盘，并且第一多个层覆盖导电接合焊盘，沿着器件衬底的侧壁延伸，并且覆盖器件衬底的背面。第一多个层共同具有小于凹槽深度的第一总厚度。执行第一化学机械平坦化以去除第一多个层的部分，以使得第一多个层的剩余部分覆盖导电接合焊盘。本发明的实施例还涉及制造半导体结构的方法以及半导体结构。
制造半导体器件结构方法以及半导体

[发明专利]半导体结构及其形成方法-CN202011422801.9在审
发明人：官振禹;匡训冲 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-12-08 - 公布日： 2021-12-17 - 主分类号： H01L23/528 文献下载
摘要：本公开提供一种半导体结构，其包括用于增强金属‑电介质粘附性并防止金属扩散的自组装单层。所述半导体结构包括衬底及位于衬底上的第一介电层。接触结构嵌置在第一介电层中且包括导电线。所述半导体结构还包括位于导电线上的自组装单层以及位于第一介电层及导电线上的第二介电层。自组装单层化学接合到导电线及第二介电层。
半导体结构及其形成方法

1
2
3
下一页»
尾页
共 34 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top