“G06F30/34”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果562个，建议您升级VIP下载更多相关专利

[发明专利]一种基于实例逻辑关联性实现的FPGA装箱方法-CN202211524243.6在审
发明人：董志丹;李卿;惠锋;虞健 -专利权人：无锡中微亿芯有限公司
申请日： 2022-12-01 - 公布日： 2023-02-28 - 主分类号： G06F30/347 文献下载
摘要：本申请公开了一种基于实例逻辑关联性实现的FPGA装箱方法，涉及FPGA领域，该方法按照逻辑关联性对待装箱实例进行分组，对位于同一数据路径中而具有逻辑关联性的待装箱实例进行统一装箱，从而尽可能集中分在相同的箱内，可使各个逻辑关联的待装箱实例形成的箱与数据路径的数据流向相合，达到最有效，最优化的安排，从而优化了装箱结果，继而提升后续设计流程的效率，缩短整个设计流程。
一种基于实例逻辑关联性实现 fpga 装箱方法

[发明专利]一种FPGA资源布局方法及装置-CN201811074625.7有效
发明人：刘焦 -专利权人：深圳市紫光同创电子有限公司
申请日： 2018-09-14 - 公布日： 2023-02-28 - 主分类号： G06F30/347 文献下载
摘要：本发明公开了一种FPGA资源布局方法及装置，该方法通过当前的资源使用情况确定当前空闲的资源数，其中当前的资源使用情况由N列M行的二维坐标组成，每一个坐标作为一个网格资源，N、M为整数且大于1，进而获取待布局组单元的待布局信息，待布局信息包括待布局组单元占用的网格资源个数，当判断出当前空闲的资源数大于等于待布局组单元占用的网格资源个数时，根据空闲的资源数对待布局组单元进行布局。解决了现有技术中可布局资源不能充分被利用，布局资源占有率高时布局失败的问题。本发明还公开了一种FPGA资源布局装置，通过实施上述方案，避免了由于布局资源占用率高时导致布局失败情况的发生，大大提高了FPGA资源布局的成功率。
一种 fpga 资源布局方法装置

[发明专利]一种基于SoC FPGA的远程段式数码管虚拟仿真实现方法-CN202211473974.2在审
发明人：高培;黄超;万毅;刘宇光;周越松 -专利权人：重庆海云捷迅科技有限公司
申请日： 2022-11-23 - 公布日： 2023-02-24 - 主分类号： G06F30/34 文献下载
摘要：本发明公开了一种基于SoC FPGA的远程段式数码管虚拟仿真实现方法，其包括：获取真实设备中段式数码管驱动信号的采样数据；通过所述采样数据控制与所述真实设备连接的虚拟仿真设备中段式数码管的显示。本发明不仅对段式数码管显示数据进行传输，而且可以直接对段式数码管进行驱动，降低了硬件成本；而且在对段式数码管进行驱动的同时，亦可将远程段式数码管的显示情况通过以太网传送到本地，本地虚拟仿真界面可对远程段式数码管的显示情况进行展示和呈现。
一种基于 soc fpga 远程段式数码管虚拟仿真实现方法

[发明专利]FPGA电路验证生成网表的方法及电路逻辑验证平台-CN201910944787.X有效
发明人：李晓艳 -专利权人：深圳市紫光同创电子有限公司
申请日： 2019-09-30 - 公布日： 2023-02-24 - 主分类号： G06F30/34 文献下载
摘要：本发明实施例提供一种FPGA电路验证生成网表的方法及电路逻辑验证平台，通过获取FPGA电路的电路网表，根据待测电路文件生成布局布线文件，获取待测电路在所述FPGA电路中所需模块的位置信息，获取FPGA电路调用的各个模块的实例名和各个模块的实例名在FPGA电路中的位置坐标的映射关系，然后根据所需模块的位置信息和映射关系获取所需模块的实例名或需屏蔽的模块的实例名，最后根据所需模块的实例名或需屏蔽的模块的实例名从FPGA电路网表中生成所需模块的网表。在某些实施过程中可实现在对待测电路使用FPGA芯片电路模块仿真验证时，验证待测电路在FPGA芯片电路需要的网表模块，缩短仿真验证的时长的效果。
fpga 电路验证生成方法逻辑平台

[发明专利]一种基于云技术的PCB信号完整性仿真系统及其仿真方法-CN201811452640.0有效
发明人：杨殿雄;孙振国 -专利权人：杭州朝辉电子信息科技有限公司
申请日： 2018-11-30 - 公布日： 2023-02-10 - 主分类号： G06F30/34 文献下载
摘要：本发明公开一种基于云技术的PCB信号完整性仿真系统，包括数据上传模块，将PCB设计数据上传到云端储存；数据分析模块，根据PCB设计数据分析提取需要仿真的信号通道；并根据信号通道中数据参数进行驱动和接受芯片的IBIS模型选择，传输线和串孔及芯片封装的电磁场模拟算法选择，生成仿真设置；仿真运算模块，根据仿真设置及PCB设计数据采用2维或3维电磁场模拟软件对传输线和串孔、芯片封装分别提取电路模型，组成SPICE仿真电路，对SPICE仿真电路进行信号激励，生成SPICE仿真电路模拟数据；数据处理模块，对模拟数据进行分析，提取经过信号激励的SPICE仿真电路信号特征参数并产生眼图；仿真分析报告模块，对模拟数据及提取出的各类信号特征参数，编成仿真分析报告。
一种基于技术 pcb 信号完整性仿真系统及其方法

[发明专利]SOC芯片现场可编程逻辑阵列原型综合的方法及其系统-CN201811550520.4有效
发明人：李湘锦;张鹏;董怀玉;王宏伟 -专利权人：深圳忆联信息系统有限公司
申请日： 2018-12-18 - 公布日： 2023-02-10 - 主分类号： G06F30/34 文献下载
摘要：本发明涉及SOC芯片现场可编程逻辑阵列原型综合的方法及其系统；其中，方法，包括以下步骤：S1，判断工程文件夹是否建立；S2，根据参数化的器件选择和工程目录，建立工程文件夹；S3，判断是否存在旧的工程文件夹；S4，建立新的工程文件夹；S5，按照当时工程文件夹的时间进行备份；S6，判断工程文件夹是综合还是布局布线；S7，启动综合工具，调用syn.tcl文件；S8，判断综合后的工程文件夹是否进行布局布线；S9，启动布局布线工具，调用pr.tcl文件；S10，输出各类报告。本发明能够兼容多现场可编程逻辑阵列原型硬件环境，实现不同工具的调用，自动化程度高，易用性好，扩展性好，易维护，极大提高现场可编程逻辑阵列原型的效率。
soc 芯片现场可编程逻辑阵列原型综合方法及其系统

[发明专利]学习装置、推理装置以及可编程逻辑器件的开发用工具链-CN202180039757.X在审
发明人：森敦弘 -专利权人：三菱电机株式会社
申请日： 2021-06-01 - 公布日： 2023-02-03 - 主分类号： G06F30/343 文献下载
摘要：数据取得部(31)取得可编程逻辑器件的开发用工具链的每个工艺的资源使用率数据和工艺映射时的时序裕量信息。推理部(32)使用已学习模型，根据由数据取得部(31)取得的每个工艺的资源使用率数据和工艺映射时的时序裕量信息，输出用于使配置布线成功的反复合成用参数，该已学习模型用于根据每个工艺的资源使用率数据和工艺映射时的时序裕量信息，推理用于使配置布线成功的对可编程逻辑器件的开发用工具链给出的反复合成用参数。
学习装置推理以及可编程逻辑器件开发用工

[发明专利]一种用于FPGA验证启动的EFUSE模型及FPGA验证启动的方法-CN202211200967.5在审
发明人：蔡权雄;牛昕宇 -专利权人：深圳鲲云信息科技有限公司
申请日： 2022-09-29 - 公布日： 2023-02-03 - 主分类号： G06F30/343 文献下载
摘要：本发明涉及芯片验证技术领域，尤其涉及一种用于FPGA验证启动的EFUSE模型及FPGA验证启动的方法。一种用于FPGA验证启动的EFUSE模型及FPGA验证启动的方法，该模型包括ROM模型及信号端子；ROM模型内嵌于FPGA；EFUSE模型的各信号端子与待验证芯片中EFUSE的各信号端子对应，且分别连接至ROM模型中与其功能匹配的端子；ROM模型用于存储待验证芯片当次启动模式所对应的EFUSE值。本发明在ROM模型基础上搭建EFUSE模型，实现与FPGA的兼容，在验证芯片不同模式下启动时，无需进行多次综合FPGA工程，节省了时间，提高了效率。
一种用于 fpga 验证启动 efuse 模型方法

[发明专利]一种FPGA预布线方法、系统、介质、设备及终端-CN202211410494.1在审
发明人：王德奎;冯筠;周伟;郝星星;张晓丹 -专利权人：西北大学
申请日： 2022-11-11 - 公布日： 2023-02-03 - 主分类号： G06F30/347 文献下载
摘要：本发明属于计算机自动化设计技术领域，公开了一种FPGA预布线方法、系统、介质、设备及终端，FPGA预布线方法包括虚拟线网构建以及虚拟线网预布线，在FPGA上构建虚拟连接并计算最优布线路径；在FPGA上对不同类型的连线分别构建一组虚拟线网，虚拟线网的抽象程度高于实际电路中的线网，每个虚拟线网映射到FPGA上不同区域；为虚拟线网寻找最优布线方案，在对虚拟线网布线时不考虑布线资源节点的拥挤成本。本发明的FPGA预布线方法首先在FPGA上构建虚拟连接并计算最优布线路径，接下来在实际布线过程中可以直接利用预布线结果。与当前主流的FPGA布局布线工具VPR 8.0相比，本发明的布线所需时间减少48％。
一种 fpga 布线方法系统介质设备终端

[发明专利]替代逻辑器件实现JTAG桥交换功能的IP核-CN202111012728.2有效
发明人：文佳;任然;潘皓;梁天辰 -专利权人：西南电子技术研究所(中国电子科技集团公司第十研究所)
申请日： 2021-08-31 - 公布日： 2023-02-03 - 主分类号： G06F30/34 文献下载
摘要：本发明公开一种的一种替代逻辑器件实现JTAG桥转换功能的IP核，能够减少硬件资源开销，提高资源利用率。本发明通过下述技术方案予以实现：首先，定义IP核软件的三种工作状态以及每种工作状态下实现的功能；然后，给出了IP核软件的内部组成框图以及各组成部分的连接关系和功能描述。在等待地址状态态下，JBIP软件跟随边界扫描测试总线上的边界扫描信号的状态变化，并对寻址指令进行处理，地址匹配后进入地址选中状态，在地址选中状态下，JBIP软件响应并处理各种测试指令；将JTAG总线的控制转换为被测模块内的本地扫描端口LSP的控制，替代SCANSTA112芯片实现JTAG桥功能，减少专用芯片带来的硬件资源开销。
替代逻辑器件实现 jtag 交换功能 ip

[发明专利]一种可编程逻辑器件的信息流追踪模型生成方法-CN201811541599.4有效
发明人：李东方;沈炜;胡亚云;王志昊;王纪;王晓龙;王宏;薛吉星;王健周;王召银;陈丽容 -专利权人：北京计算机技术及应用研究所
申请日： 2018-12-17 - 公布日： 2023-02-03 - 主分类号： G06F30/34 文献下载
摘要：本发明涉及一种基高精度信息流追踪模型生成方法按照工作类别分类，输入可编程逻辑器件代码，对代码中实例化的模块名称进行识别，将模块名称与可编程逻辑器件对应网表库中的模块名进行匹配，如果一致则该代码为门级层次，否则为RTL级层次，对RTL级层次中的显示流进行处理，遍历所有输入，计算赋值语句输出，将结果转为真值表；使用门级信息流理论，输入原真值表，生成全输入输出信息流污迹标签的真值表；使用卡诺图化简真值表，转化为信息流追踪逻辑，对RTL级层次中的隐式流进行处理，实现对RTL级层次代码的信息流处理。对门级层次信息流处理。通过对可编程逻辑器件中RTL级层次代码和门级层次代码进行分类并分别进行信息流追踪处理，生成可编程逻辑器件信息流追踪模型的生成。
一种可编程逻辑器件信息追踪模型生成方法

[发明专利]一种基于FPGA多通道自适应合成模块及其实现方法-CN202211352769.0在审
发明人：黄尔平;韩文俊;凌元;孙健 -专利权人：中国电子科技集团公司第十四研究所
申请日： 2022-11-01 - 公布日： 2023-01-31 - 主分类号： G06F30/34 文献下载
摘要：本发明公开了一种基于FPGA多通道自适应合成模块及其实现方法，模块包括：参数管理模块，用于系统参数的配置和管理，多通道加模块复用时，通过配置参数管理部分，实现复用与资源优化；通道折叠加模块，通道折叠加模块是多通道加的核心模块，用于将总通道数对半相加，通过通道折叠加模块的迭代得到最后的加结果，同时中间折叠加的结果作为分组加结果输出；通道累加模块，区别于折叠加累加模块通过配置累加拍数对通道的时域上进行累加；位宽管理模块，针对不同的通道数和不同的分组数，在折叠加和累加的过程中，计算结果的位宽会发生变化，通过位宽管理预先配置好加结果位宽。本发明克服了传统通道合成模块不同场景定制化开发耗时耗力的缺点。
一种基于 fpga 通道自适应合成模块及其实现方法

[发明专利]一种根据区域布线拥挤度判定布线方向的方法-CN201811291030.7有效
发明人：刘桂林;王海力;连荣椿;马明 -专利权人：京微齐力(北京)科技有限公司
申请日： 2018-10-31 - 公布日： 2023-01-31 - 主分类号： G06F30/347 文献下载
摘要：本发明公开了一种根据区域布线拥挤度判定布线方向的方法，包括步骤：分别计算FPGA电路中的多个基本逻辑单元PLB的可输入信号数量与输入信号可用端口数量的比值I和PLB下一级单元的接收信号可用端口数量与输出信号可用端口数量的比值O；选取每一个PLB的I和O中较大的一方，作为对应PLB的拥挤度DC的值；将多个PLB的多个DC按照从大到小的顺序排列，依序进行布线。根据拥挤度DC的取值以及输入/输出的判断自由选择反向布线或正向布线，能够有效的减少布线时间，以及单一布线方式引起的高拥挤度线网无法完成布线地结果。
一种根据区域布线拥挤判定方向方法

[实用新型]28系列DSP下载与复位互锁电路-CN202222466666.9有效
发明人：胡小菊;丁娴娴;张芳 -专利权人：北京曙光航空电气有限责任公司
申请日： 2022-09-16 - 公布日： 2023-01-31 - 主分类号： G06F30/34 文献下载
摘要：本实用新型属于航空电机控制器设计技术，涉及28系列DSP下载与复位互锁电路。包括1个电磁继电器、1个电容和2个限流电阻，本实用新型仅借助一个继电器，充分利用继电器的两对触点，实现一个控制信号进行两种分支控制的设计理念，其他的反相器和高电平反向缓冲器借助复杂可编程逻辑电路实现，省去较多的器件使用和电源分支，更加经济化、轻型化和小型化。同时在满足DSP程序下载便利的情况下，实现DSP程序下载时不进行复位锁死的情况，从而保证DSP程序下载的可靠性、稳定性及便利性。通过信号互锁实现产品工作、程序下载不同情况的控制，保证产品功能的稳定、可靠实现。
28 系列 dsp 下载复位互锁电路

[发明专利]现场可编程门阵列的拓扑结构设计方法和电子设备-CN202211060342.3有效
发明人：王祥;周芝梅;武延年;张少波 -专利权人：深圳市国电科技通信有限公司
申请日： 2022-09-01 - 公布日： 2023-01-20 - 主分类号： G06F30/343 文献下载
摘要：本发明公开了一种现场可编程门阵列的拓扑结构设计方法、电子设备和计算机可读存储介质。拓扑结构设计方法包括：确定可编程门阵列中多路选择器的输入数量、金属互连线数量和可编程逻辑模块的管脚数量；根据多路选择器的输入数量、金属互连线数量和可编程逻辑模块的管脚数量按预设规则生成连接关系；在连接关系满足设计需求的情况下，根据连接关系生成电路原理图。在金属互连线段跨越逻辑模块数目和金属互连线段的数量情况下，对不同编号之间互连通道的跳转关系灵活设定，设计出均衡连接，覆盖全面的连接关系，并进行结构评估，进一步自动产生电路原理图，实现定制性通道结构设计。
现场可编程门阵列拓扑结构设计方法电子设备