专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果169个,建议您升级VIP下载更多相关专利
  • [发明专利]一种基于硬件的逻辑映射方法、装置、设备及存储介质-CN202311139513.6在审
  • 请求不公布姓名 - 苏州异格技术有限公司
  • 2023-09-05 - 2023-10-20 - G06F30/347
  • 本发明涉及集成电路技术领域,公开了一种基于硬件的逻辑映射方法、装置、设备及存储介质,方法包括:获取集成电路的硬件结构及硬件结构对应的门级网表;将硬件结构抽象为对应的基本数据类型,生成组合判断条件;对门级网表中的每个节点进行划分,获得每个节点对应的多个划分结果;分别获取每个划分结果的评价属性后,将每个节点中预设数目的符合合并条件的划分结果合并为对应节点的划分结果集合;将门级网表中符合组合判断条件的划分结果集合映射为一个多输出查找表电路。本发明通过在划分阶段找到对应多输出LUT的划分,将门级网表直接映射为多输出LUT,在整体的划分上更贴合网表的实际布局情况,提高整体性能,更利于后期的布局布线工作。
  • 一种基于硬件逻辑映射方法装置设备存储介质
  • [发明专利]一种基于硬件的逻辑映射方法、装置、设备及存储介质-CN202311135569.4在审
  • 请求不公布姓名 - 苏州异格技术有限公司
  • 2023-09-05 - 2023-10-17 - G06F30/347
  • 本发明涉及集成电路技术领域,公开了一种基于硬件的逻辑映射方法、装置、设备及存储介质,方法包括:获取集成电路的硬件结构及硬件结构对应的门级网表;将硬件结构抽象为对应的基本数据类型,生成组合判断条件;对门级网表进行基本逻辑映射,获得多个单输出查找表电路;获取每个单输出查找表电路的时间特征后,将符合组合判断条件、且具有相同时间特征的单输出查找表电路映射到一个多输出查找表电路中。本发明通过对LUT硬件结构进行分步抽象,将门级网表映射为单输出LUT后组合为多输出LUT,极大程度上减少了硬件上的LUT使用量,提高了整体性能,降低硬件资源消耗的同时减少后端布局布线的压力。
  • 一种基于硬件逻辑映射方法装置设备存储介质
  • [发明专利]一种高容量多2.5D FPGA引脚优化方法-CN202310752964.0在审
  • 暴宇;马飞;李俊华;李君豪 - 北京汤谷软件技术有限公司
  • 2023-06-25 - 2023-09-19 - G06F30/347
  • 本申请涉及计算机技术领域,涉及一种高容量多2.5D FPGA引脚优化方法:步骤1:获取2.5D FPGA之间的连接关系和约束条件,包括2.5D FPGA包含的SLR、引脚连接线路及引脚连接线路数量,得到初始带约束条件连接网络;步骤2:计算任意两个2.5D FPGA的SLR之间的最小代价连线;步骤3:获取布线网络及其相应需要的SLR数量,将不同布线网络依距离从大到小排序;步骤4:将布线网络按照排序在约束条件下依次匹配最小代价连线;步骤5:布线网络全部连接,结束;存在布线网络无法连接,且达到一条或多条引脚连接线路容量上限,则将已满引脚连接线路设置为不可连接,重置带约束条件的连接网络,返回步骤2。在线长相似时,使用相同运行时间完成了约束条件下的布线计算,减少了延迟。
  • 一种容量2.5fpga引脚优化方法
  • [发明专利]一种FPGA芯片-CN202310769390.8在审
  • 杨堃 - 京微齐力(北京)科技股份有限公司
  • 2023-06-27 - 2023-09-12 - G06F30/347
  • 一种FPGA芯片。所述FPGA芯片包括绕线资源、逻辑资源以及IP模块,其特征在于,所述FPGA芯片还包括第一连接模块组,所述第一连接模块组包括多个连接模块;所述第一连接模块组中的各连接模块分别位于不同的绕线资源和IP模块之间,且各连接模块分别与其相邻的绕线资源以及其相邻的IP模块电连接;除所述第一连接模块组中的第一个连接模块以及最后一个连接模块之外的各连接模块分别与其两侧相邻的连接模块电连接;各连接模块分别用于从与其电连接的绕线资源、IP模块以及下级连接模块接收数据,以及向与其电连接的绕线资源、IP模块以及上级连接模块发送数据。
  • 一种fpga芯片
  • [发明专利]布线拥塞预测方法、装置及计算机设备-CN202310841002.2在审
  • 请求不公布姓名 - 苏州异格技术有限公司
  • 2023-07-10 - 2023-09-12 - G06F30/347
  • 本申请是关于涉及布线拥塞预测技术领域,具体涉及布线拥塞预测方法、装置及计算机设备,该方法包括获取历史布局图像的网表数据、布局方案数据及布线拥塞数据,并分别进行图像特征编码;根据图像特征编码结果,生成历史布局图像图像转换后的目标布局图像及目标拥塞图像;将目标布局图像及目标拥塞图像输入至待训练的布线拥塞预测模型,并对布线拥塞预测模型进行训练,以获取训练后的布线拥塞预测模型;获取待预测布局图像,并通过训练后的布线拥塞预测模型对待预测布局图像进行布线拥塞预测,以获取待预测布局图像的布线拥塞预测结果。上述方案解决了现有的布线拥塞预测存在布线流程繁琐,拥塞预测效率低、精确性差的问题。
  • 布线拥塞预测方法装置计算机设备
  • [发明专利]一种集成电路的Memory集成方法-CN202310753584.9在审
  • 秦思林 - 成都电科星拓科技有限公司
  • 2023-06-25 - 2023-09-12 - G06F30/347
  • 本发明提供了一种集成电路的Memory集成方法,包括:建立通用用户需求表与实例化Memory通用接口;对通用用户需求表中用户需求进行分解,确定总面积最小的物理Memory;通过功能分工对Memory进行层次化封装。本发明能够针对工艺、供应商不同的Memory工具,结合项目的具体Memory需求,屏蔽底层实现,建立通用Memory的顶层,在项目中方便明了调用通用顶层,提高项目的Memory集成效率,满足项目在前期验证、后期综合的使用,提升集成电路项目的研发管理水平。本发明可以应用在所有芯片开发项目中。
  • 一种集成电路memory集成方法
  • [发明专利]FPGA的布局方法、装置及计算机可读存储介质-CN202310629774.X在审
  • 靳子路 - 上海安路信息科技股份有限公司
  • 2023-05-30 - 2023-08-25 - G06F30/347
  • 本发明提供了一种FPGA的布局方法、装置及计算机可读存储介质,FPGA的布局方法,包括:若干处理器分别选择一个FPGA逻辑单元进行移动,然后分别判断所选FPGA逻辑单元的移动是否达到接受条件,若所选FPGA逻辑单元的移动达到接受条件,则将所选FPGA逻辑单元的移动信息存入接受队列,判断所述接受队列中FPGA逻辑单元的移动信息之间是否发生冲突,若没有发生冲突,相应处理器将相应FPGA逻辑单元的移动信息移出所述接受队列并接受移动,更新数据结构,同步给其他处理器,若发生冲突,则选取任意一个处理器作为管理员重新执行接受队列中FPGA逻辑单元的移动,不需要针对处理器类型、处理器的数量和FPGA的型号进行调整,具有很高的灵活性。
  • fpga布局方法装置计算机可读存储介质
  • [发明专利]一种自动定制eFPGA器件的方法与装置-CN202310294895.3有效
  • 刘洋;邵林林 - 中科亿海微电子科技(苏州)有限公司
  • 2023-03-24 - 2023-08-11 - G06F30/347
  • 本发明提供一种自动定制eFPGA器件的方法,包括:获取用户评估电路的信息、预期参数值和定制配置信息;基于所述预期参数值和所述定制配置信息,分别计算得到eFPGA器件中每种类型逻辑块的资源总量,基于所述逻辑块的资源总量、所述定制配置信息和所述用户评估电路的信息,确定所述eFPGA器件的规模、排布信息;计算所述eFPGA器件的实际物理尺寸。本发明通过自动获取关键参数,自主运算和排布提升了eFPGA器件定制的自动化程度,通过实际参数与逻辑参数配合提高了eFPAG器件规模定制的精度,通过预期参数和规模参数的配合使得eFPGA器件的排布更高效。本发明还提供了一种自动定制eFPGA器件的装置。
  • 一种自动定制efpga器件方法装置
  • [发明专利]多FPGA系统间的自动布线方法、仿真方法-CN202310666261.6在审
  • 周立兵;张鸣;孙亚强 - 深圳国微晶锐技术有限公司
  • 2023-06-06 - 2023-08-04 - G06F30/347
  • 本发明公开了一种多FPGA系统间的自动布线方法、仿真方法。其中多FPGA系统间的自动布线方法,包括:获取电路设计分割后的信号信息以及硬件信息,所述硬件信息包括可用的FPGA、FPGA之间的物理连线以及类型,各分时复用通道在不同分时复用比率下的真实延时;基于硬件信息构建待布线的布线图,使得每一个FPGA为布线图中的一个点,FPGA之间的每一条物理连线为布线图中的一条边;根据信号信息依次对每个信号进行布线;并且布线时以真实延时作为各条边的代价,采用最短路径算法进行布线时,寻找最小的代价的路径作为各信号的最短路径。本发明可以有效降低系统延时,提高系统运行频率。
  • fpga系统自动布线方法仿真

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top