“G06F30/34”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果562个，建议您升级VIP下载更多相关专利

[发明专利]一种FPGA存储器拆分方法-CN201610807949.1有效
发明人：张云哲;耿嘉;樊平 -专利权人：京微齐力(北京)科技有限公司
申请日： 2016-09-07 - 公布日： 2020-01-31 - 主分类号： G06F30/34 文献下载
摘要：本发明涉及一种FPGA存储器拆分方法，该方法根据RAM实例的实例尺寸以及FPGA芯片上存在的多种RAM原语的原语尺寸确定最小粒度，并根据最小粒度对RAM实例进行拆分获得原语矩阵，再合并原语矩阵的地址总线和/或数据总线获得由一种RAM原语组成的RAM实例。本发明实施例提供的拆分方法简单易实现、拆分结果接近或达到最优；并且拆分获得的RAM实例为规则的矩阵，极大地方便了后续的映射操作，也使得拆分与映射操作相对独立，当优化组合策略时，无需修改映射操作。
一种 fpga 存储器拆分方法

[发明专利]FPGA重配置分区优化方法及系统-CN201810701280.7在审
发明人：梅文庆;李淼;杨胜;邱岳烽;郭赞;杨烁;罗云飞;凡林斌 -专利权人：中车株洲电力机车研究所有限公司
申请日： 2018-06-29 - 公布日： 2020-01-24 - 主分类号： G06F30/34 文献下载
摘要：本发明涉及智能芯片技术领域，公开了一种FPGA重配置分区优化方法及系统，以提升FPGA的整体性能。本发明方法包括：确定重配置分区的数量和各所述重配置分区之间的输入输出接口连接关系；在相连接的两重配置分区之间，插入寄存器，并对各所述重配置分区的输入数据和输出数据转换为寄存器类型；对各所述重配置分区内相应各寄存器的位置进行约束，以保证配置分区之间的数据交互在物理上是最短路径，凭此减少延时。
分区重配置寄存器输出数据转换输入输出接口寄存器类型连接关系数据交互智能芯片最短路径延时配置优化保证

[发明专利]一种基于FPGA的跨时钟域深度自行配置FIFO系统-CN201910868916.1在审
发明人：张润曦;周洲;石春琦;刘元;李延中;翁冰 -专利权人：华东师范大学
申请日： 2019-09-16 - 公布日： 2020-01-17 - 主分类号： G06F30/34 文献下载
摘要：本发明公开了一种基于FPGA的跨时钟域深度自行配置FIFO系统，提供了一种基于FPGA的能够综合的异步FIFO，FIFO的深度位宽能够自行配置，不需要通过增加一位的方式来判别FIFO的空满状态，也不需要再将已经转换好的格雷码地址再回复到之前的二进制地址码，直接通过二进制地址转换成的格雷码地址进行比较，相比传统异步FIFO而言，有效减少了芯片面积，提高了数据传输速率。
异步FIFO 格雷码二进制地址码二进制地址跨时钟域数据传输有效减少满状态转换位宽配置回复芯片

[发明专利]一种应用于逻辑可视化编程的基于区域边界的优化寻路方法-CN201610251872.4有效
发明人：魏莹;丁柏玲;李维;卢丹;耿哲 -专利权人：北京四方继保自动化股份有限公司
申请日： 2016-04-21 - 公布日： 2020-01-14 - 主分类号： G06F30/343 文献下载
摘要：一种应用于逻辑可视化编程的基于区域边界的优化寻路方法，包括如下步骤：计算起点与终点间的最优点对，以最优点对作为寻路点，确定寻路路径；若未找到可达路径，则将起点到终点区域边界上的障碍物凸点作为寻路点，把寻路过程划分为起点到寻路点，寻路点到终点两部分，其中起点到寻路点部分选择折度最小路径作为优先路径，寻路点到终点部分将寻路点更新为起点重复寻路过程，直到找到可达路径或达到设置的最大路径折度时结束。该方法能够最大限度的保证寻路路径集中在寻路区域的中间位置，符合人们的视觉要求；大大减少了寻路的空间搜索范围，提高寻路速度；路径折度可根据实际情况进行限定，以满足真实环境的要求，减少路径复杂度。
一种应用于逻辑可视化编程基于区域边界优化方法

[发明专利]一种FPGA存储器推断方法及装置-CN201610808450.2有效
发明人：张云哲;耿嘉;樊平 -专利权人：京微齐力(北京)科技有限公司
申请日： 2016-09-07 - 公布日： 2020-01-10 - 主分类号： G06F30/34 文献下载
摘要：本发明涉及一种FPGA存储器推断方法及装置，本发明实施例所提供的方法包括：将根据用户RTL综合成的网表中的每个存储器实例用网线进行标识，而后通过网线寻找与之存在连接关系的读口/写口、周边逻辑资源，从而对周边逻辑资源进行扩展，以得到完整的存储器实例表示；再对存储器的端口个数、初始值、工作模式进行推断，获得推断结果；将完整的存储器实例进行高层映射，获得高层映射结果，以及根据地址总线宽度、数据总线宽度和芯片中的RAM原语确定拆分策略，获得拆分结果；根据拆分结果和高层映射结果完成对存储器实例的工艺映射。本发明实施例提供了存储器推断的标准操作流程，操作流程简单清晰，各步骤任务明确，可操作性强，应用范围广泛。
一种 fpga 存储器推断方法装置

[发明专利]一种基于FPGA的有源配电网多速率实时仿真方法-CN201810221844.7有效
发明人：王成山;王智颖;李鹏;富晓鹏;盛万兴;刘科研;孟晓丽;吕琛;叶学顺;董伟杰;高源;黄建业;张功林 -专利权人：天津大学;中国电力科学研究院有限公司;国网福建省电力有限公司电力科学研究院
申请日： 2018-03-18 - 公布日： 2020-01-07 - 主分类号： G06F30/34 文献下载
摘要：一种基于FPGA的有源配电网多速率实时仿真方法，包括：1)将有源配电系统解耦为若干子系统并形成各子系统指数形式差分方程，将得到的仿真参数信息下载到对应FPGA中；2)各子系统建立节点方程；3)设置仿真时刻t＝0，启动仿真；4)仿真时间向前推进一个步长，t＝t+Δt；5)各子系统完成求解节点方程；6)判断物理时间是否达到t，如达到则进入7)，否则实时仿真器待机至t后，进入7)；7)判断仿真时间t是否达到仿真终了时刻，如达到则仿真结束，否则返回4)。本发明的多速率仿真方法，有效的提高了基于FPGA的有源配电网实时仿真器的仿真效率。
配电网实时仿真器仿真终了时刻多速率仿真子系统建立差分方程仿真参数仿真时刻仿真效率节点方程配电系统求解节点实时仿真信息下载指数形式待机解耦返回