“G06F30/34”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果562个，建议您升级VIP下载更多相关专利

[发明专利]一种FPGA原型验证设备-CN202210275164.X在审
发明人：刘兴茂;刘丹;暴宇;马婧;李俊华;张佩文;徐国超 -专利权人：北京汤谷软件技术有限公司;江苏汤谷智能科技有限公司
申请日： 2022-03-19 - 公布日： 2022-07-08 - 主分类号： G06F30/347 文献下载
摘要：一种FPGA原型验证设备。本发明公开了一种FPGA原型验证设备，其包括以下模块：主控卡、业务卡、机箱；其中，所述主控卡用于处理控制FPGA原型验证；所述业务卡包括FPGA芯片，用于执行原型验证；所述主控卡与所述业务卡之间可插拔连接；所述业务卡与所述业务卡之间可插拔连接。本发明提供的FPGA原型验证设备，主控卡和业务卡之间，业务卡也业务卡之间采用可插拔连接，实现FPGA原型验证设备模块化、开放式的可扩展架构，可以根据需要通过可插拔实现所述主控卡与所述业务卡之间的灵活连接，以及灵活扩展业务卡，根据不同的需求，快速搭建FPGA原型验证装置，从而实现了一个易于灵活扩展原型验证所需FPGA芯片数量的装置，节约了成本，增加了灵活性。
一种 fpga 原型验证设备

[发明专利]部分动态可重构的FPGA远程维护方法、装置、系统-CN202210443474.8在审
发明人：官剑;邵春伟;薛培 -专利权人：无锡华普微电子有限公司
申请日： 2022-04-26 - 公布日： 2022-07-08 - 主分类号： G06F30/34 文献下载
摘要：本发明涉及FPGA控制技术领域，具体公开了一种部分动态可重构的FPGA远程维护方法，其中，包括：在与工作服务器建立通信连接后，与远程服务器建立通信连接，并接收远程服务器下发的远程维护指令；根据远程维护指令接收远程服务器下发的远程维护数据包，并将远程维护数据包存储至存储器；读取存储器内的远程维护数据包，并将远程数据包发送至配置模块，配置模块能够将远程维护数据包更新至部分动态可重构模块。本发明还公开了一种部分动态可重构的FPGA远程维护装置、FPGA系统及FPGA部分动态可重构系统。本发明提供的部分动态可重构的FPGA远程维护方法解决了现有技术中无法实现远程维护的问题。
部分动态可重构 fpga 远程维护方法装置系统

[发明专利]一种集成大型IP核的FPGA芯片的时序计算方法-CN202210466705.7在审
发明人：靳松;刘桂林;王海力 -专利权人：京微齐力（北京）科技有限公司
申请日： 2022-04-29 - 公布日： 2022-07-08 - 主分类号： G06F30/34 文献下载
摘要：本发明提供一种集成大型IP核的FPGA芯片的时序计算方法，该方法包括：获取所述IP模块的多个端口的端口信息，其中，IP模块的每一个端口与FPGA系统的绕线模块耦合在一起；根据获取的端口信息确定IP模块的每一个端口的绕线坐标，并将每一个端口的绕线坐标保存为数据文件；对所述多个端口中的每一个端口，根据该端口的绕线坐标计算该端口与其他逻辑资源模块相连的时延信息。有效提高了FPGA芯片的时延计算的准确度，减少误差，进而有效保证了IP与FPGA芯片集成以后的性能。
一种集成大型 ip fpga 芯片时序计算方法

[发明专利]一种基于FPGA的FLASH应用验证系统-CN202210406688.8在审
发明人：王佳;陈雷;陈茂鑫;李建成;董方磊;许凯亮;周涛;杨作涵 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2022-04-18 - 公布日： 2022-07-01 - 主分类号： G06F30/343 文献下载
摘要：本发明公开了一种基于FPGA的FLASH应用验证系统，包括PC机、FPGA应用验证板、FLASH子板。FPGA应用验证板设有两个FPGA芯片；每个FPGA芯片都与FLASH相连，可独立访问FLASH，对其进行验证操作；每个FPGA外接大容量160MbSRAM；更换FLASH子板可验证NOR_FLASH和SPI_FLASH。本发明同时公开了一种基于该系统的验证方法，该方法首先确定上电顺序，JTAG功能验证，数字逻辑验证，读写功能验证。本发明验证功能全面、通用性强，对一系列FLASH的应用验证具有重要意义。
一种基于 fpga flash 应用验证系统

[发明专利]一种可定制多种输入的查找表电路及FPGA新型阵列结构-CN202111189704.4有效
发明人：刘兴茂;刘丹;张桂琴;暴宇;马婧;宋太洙;张佩文;徐国超 -专利权人：北京汤谷软件技术有限公司;江苏汤谷智能科技有限公司
申请日： 2021-10-11 - 公布日： 2022-07-01 - 主分类号： G06F30/347 文献下载
摘要：本发明公开了一种可定制多种输入的查找表电路及FPGA新型阵列结构，属于可编程逻辑器件技术领域，解决了现有技术中查找表逻辑资源的密度偏低，配置不灵活的问题。本发明通过若干个不同输入的查找表单元、若干个数据选择器、加法器的连接，可根据需要灵活实现多种输入的查找表，增加应用时的灵活性和适配性；可定制FPGA的新型阵列结构，采用六边形平铺的结构，且每个六边形包括十二个多边形PLB。本发明用于在可编程逻辑器件中实现多种逻辑功能，同时增加了逻辑器件的密度，留出足够的布线空间，利于灵活布线。
一种定制多种输入查找电路 fpga 新型阵列结构

[发明专利]一种键合线可重构匹配技术及设计方法-CN202210168161.6在审
发明人：刘维红;陈柳杨;刘烨;关东阳;刘清冉;张梦林;王坤 -专利权人：西安邮电大学
申请日： 2022-02-23 - 公布日： 2022-06-24 - 主分类号： G06F30/347 文献下载
摘要：一种键合线可重构匹配技术及设计方法，其特征在于：包括基板、电容、接地铜箔、信号输入端、信号输出端、芯片和键合线，所述信号输入端、信号输出端和芯片设置在基板中间，所述键合线连接信号输入端、芯片和信号输出端；所述信号输入端、信号输出端和芯片左右设置有接地铜箔，所述电容跨接在信号输入端和接地铜箔之间；本发明为了解决键合工艺的不足所带来的信号传输问题，本发明主要通过在键合线前端加可变电容，对键合线的寄生效应进行补偿调节，以此实现信号的高质量传输，减少了由于键合线误差而导致废板情况的发生，减少了原材料的浪费、降低了成本。
一种键合线可重构匹配技术设计方法

[发明专利]针对集成电路设备的非破坏性读回和写回-CN202111240954.6在审
发明人： B·Y·吴;J·P·谭;彭义 -专利权人：英特尔公司
申请日： 2021-10-25 - 公布日： 2022-06-24 - 主分类号： G06F30/34 文献下载
摘要：提供了用于对集成电路系统进行非破坏性读回和写回的系统和方法。这样的系统可以包括自适应逻辑元件，该自适应逻辑元件包括第一寄存器对。该第一寄存器对可以包括以第一频率操作的第一寄存器和以第二频率操作的第二寄存器。第二频率可以等于或低于第一频率。第二寄存器可以存储来自第一寄存器的数据。自适应逻辑元件还可以包括向第一寄存器提供第一时钟信号的第一时钟和提供第二时钟信号的第二时钟。自适应逻辑元件还可以包括复用器，该复用器可以选择第一时钟信号或第二时钟信号作为用于第二寄存器的时钟源。
针对集成电路设备破坏性

[发明专利]片上微网络和微扇区基础结构-CN202111391093.1在审
发明人： I·K·加努索夫;A·古普塔;C·H·郑;S·R·阿特萨特;S·J·韦伯;P·坎南;阿曼·古普塔;G·B·瓦利希斯 -专利权人：英特尔公司
申请日： 2021-11-23 - 公布日： 2022-06-24 - 主分类号： G06F30/343 文献下载
摘要：这里描述的系统和方法可以涉及数据事务，所述数据事务涉及微扇区架构。控制电路可以组织去往和来自微扇区架构的事务，以例如实现跨多个微扇区的直接寻址事务以及批量事务。设置在微扇区列的可编程逻辑电路和行控制器列之间的数据路径可以形成由片上网络用于与可编程逻辑电路接合的片上微网络。
片上微网络扇区基础结构

[发明专利]一种基于DSP的合成孔径雷达SAR成像组件设计方法-CN202210123499.X在审
发明人：苏涛;孙旗;王瑞秋;刘馨璐;白静 -专利权人：西安电子科技大学
申请日： 2022-02-10 - 公布日： 2022-06-24 - 主分类号： G06F30/34 文献下载
摘要：本发明公开了一种基于DSP的合成孔径雷达SAR成像组件设计方法，其主要思路为：搭建一种基于DSP的合成孔径雷达SAR成像组件设计方法的处理系统，首先在信号处理板DSP中搭建命令解析框架，然后构建基于DSP的合成孔径雷达SAR成像组件设计方法的数据流向图，最后使用受主控板控制的基于信号处理板DSP实现RD算法处理雷达回波数据，实现合成孔径雷达SAR成像技术的软件化，实现合成孔径雷达SAR成像算法与硬件解耦，该设计方法可适应不同的硬件资源。
一种基于 dsp 合成孔径雷达 sar 成像组件设计方法

[发明专利]基于配码分析的SRAM型可编程逻辑器件敏感度分析方法-CN202011603921.9有效
发明人：杨海钢;贾一平;舒毅;唐润龙;李文军 -专利权人：中国科学院空天信息创新研究院
申请日： 2020-12-30 - 公布日： 2022-06-24 - 主分类号： G06F30/34 文献下载
摘要：一种基于配码分析的SRAM型可编程逻辑器件敏感度分析方法，包括构建敏感度分布表和分析目标设计电路敏感度分布情况。本发明的方法能够实现码流配置协议解析，准确定位目标可编程逻辑器件中的逻辑资源配置码流，提供完整的协议/配码分析功能；本发明的方法可避免更换目标器件后重新生成码流映射表过程，同时，本方法可自动根据所选目标器件类型建立码流映射表，并根据分析结果生成敏感度表；本发明的方法可根据目标器件中的资源类型生成的敏感度表，自动排除剔除大容量码流中的冗余数据，提升选敏感区域/网表节点选取准确度，降低敏感度分析复杂度，缩短敏感度分析时间。
基于分析 sram 可编程逻辑器件敏感度方法

[发明专利]FPGA片内分布式存储单元的建模方法及装置-CN202011504273.1有效
发明人：马得尧;王铜铜;李锋;李秦飞;范召 -专利权人：广东高云半导体科技股份有限公司
申请日： 2020-12-18 - 公布日： 2022-06-17 - 主分类号： G06F30/343 文献下载
摘要：本发明公开了FPGA片内分布式存储单元的建模方法及装置，该方法包括：对FPGA片内的所有逻辑单元执行逻辑资源分析操作，得到逻辑资源分析结果；根据得到的逻辑资源分析结果以及预先确定出的存储需求，建立与存储需求相匹配的多个分布式存储单元的软件模型。可见，本发明能够基于对FPGA片内逻辑资源进行分析的逻辑资源分析结果并结合用户实际的存储需求创建不同的分布式存储单元的软件模型以满足不同的存储需求，在节省块状存储单元的存储资源的同时，提高了用户使用分布式存储单元的灵活性，拓展了FPGA片内分布式存储单元的应用范围，进而有利于提高用户设计的灵活性以及软件流程的处理效率。
fpga 分布式存储单元建模方法装置

[发明专利]一种FPGA原型验证装置及验证系统-CN202210275332.5在审
发明人：刘兴茂;刘丹;暴宇;马婧;李俊华;张佩文;徐国超 -专利权人：北京汤谷软件技术有限公司;江苏汤谷智能科技有限公司
申请日： 2022-03-19 - 公布日： 2022-06-14 - 主分类号： G06F30/347 文献下载
摘要：一种FPGA原型验证装置及验证系统。本发明公开了一种FPGA原型验证装置，包括：主控卡，业务卡，时钟卡，机箱；所述主控卡用于处理控制FPGA原型验证；所述业务卡包括FPGA芯片，用于执行原型验证；述时钟卡包括第一晶振，用于产生时钟信号；其中，所述主控卡与所述业务卡、所述主控卡与所述时钟卡、所述业务卡之间可插拔连接，所述主控卡、业务卡、所述时钟卡皆与所述机箱之间可拆卸连接。本发明提供的FPGA原型验证装置，采用可插拔连接，实现FPGA原型验证装置模块化、开放式的可扩展架构，可以根据用户实际需要实现灵活连接，快速搭建FPGA原型验证装置，从而实现了一个易于灵活扩展原型验证所需FPGA芯片数量的装置及验证系统，节约了成本，增加了灵活性。
一种 fpga 原型验证装置系统

[发明专利]可编程逻辑器件布线调整方法、装置、计算机及存储介质-CN202210260608.2在审
发明人：杨沛宇;李玉洁;王鑫楠;刘洋;邵林林;吴明杰 -专利权人：中科亿海微电子科技（苏州）有限公司
申请日： 2022-03-16 - 公布日： 2022-06-10 - 主分类号： G06F30/347 文献下载
摘要：本发明涉及一种可编程逻辑器件布线调整方法、装置、计算机及存储介质，其中，所述方法包括：获取上一次布线生成的布线结果文件和布线输入文件；检查电路设计及约束是否进行改动，若否，则读取用户修改的路径信息，并判断是否存在未连接上的路径；当判断存在未连接上的路径时，获取用户修改的布线路径，并依据断开点对布线路径进行标记，以生成新的布线路径；当判断不存在未连接上的路径时，则判断路径信息是否存在拥塞，若是，则保持用户修改的布线路径不变，对拥塞的信号进行正常布线。在基于已有布线结果的基础上，根据用户修改的路径信息，进行检查判断后实现自动布线操作，从而能够满足用户不同的调整需求，增加了布线的灵活性和电路的性能。
可编程逻辑器件布线调整方法装置计算机存储介质

[发明专利]一种信号复用传输的方法及装置-CN202210217756.6有效
发明人：张吉锋;邵中尉 -专利权人：上海国微思尔芯技术股份有限公司
申请日： 2022-03-08 - 公布日： 2022-06-10 - 主分类号： G06F30/347 文献下载
摘要：本申请实施例公开了一种信号复用传输的方法及装置，通过对芯片设计的跨FPGA间的互连线信号进行分析得到每个互连线信号的组合逻辑时延和时钟域信息，根据时钟域信息对互连线信号进行分组，然后在每个分组内确定最大组合逻辑时延从而计算得到每个互连线信号需要补偿的时延，再在分组中根据补偿时延对互连线信号划分小组，为每个小组生成对应的TDM传输模块并配置相应的时分复用比率Ratio参数，以使各小组中的互连线信号经过对应的TDM传输模块后到达边界的时间基本相同，从而对布局布线处理产生很好的时序收敛效果，使布局布线流程耗时变短，整个芯片逻辑电路时序稳定，电路系统时序报告变优，芯片设计系统的运行性能明显提高。
一种信号传输方法装置

[实用新型]一种基于SiP技术的高效能PSoC芯片及其封装结构-CN202123089485.0有效
发明人：张韬;齐永;范国忠 -专利权人：江苏华创微系统有限公司;中国电子科技集团公司第十四研究所
申请日： 2021-12-09 - 公布日： 2022-06-10 - 主分类号： G06F30/34 文献下载
摘要：本实用新型公开了一种基于SiP技术的高效能PSoC芯片及其封装结构，PSoC芯片包括处理器裸芯、多片DDR裸芯、多片Flash裸芯、双电源总线收发器裸芯、电源芯片和若干阻容分立器件，所有裸芯、成品芯片以及若干阻容分立器件通过SiP技术封装为一体，可节约板卡的板面积，减少硬件成本，降低板卡设计难度，实现嵌入式板卡的小型化、高集成化；一种PSoC芯片封装结构，采用EHS‑FCBGA封装方式，包括散热盖，散热盖的四周边沿处为第一粘接区域，散热盖上在对应裸芯的位置处内凹形成异形槽，散热盖采用平铺布局的异型stamp方式，既减少了芯片尺寸，又兼顾粘接强度和散热性能。
一种基于 sip 技术高效能 psoc 芯片及其封装结构