[发明专利]半导体封装及其制造方法

说明书

提供一种半导体封装及其制造方法。半导体封装包括：中介层；系统整合晶片晶粒堆叠，接合至中介层的顶表面，系统整合晶片晶粒堆叠包含接合在一起的两个或更多个晶粒；及多个晶片，接合至中介层的顶表面。在第一方向上，系统整合晶片晶粒堆叠的第一边界与多个晶片中的邻近晶片的边界之间的第一横向距离大于第一临限值距离。

技术领域

本揭露关于一种半导体封装及其制造方法。

背景技术

近年来，归因于各种电子元件(例如晶体管、二极管、电阻器、电容器等)的整合密度不断提高，半导体行业经历快速增长。在很大程度上，整合密度的提高由最小特征大小的迭代减小引起，这种情况允许将更多元件整合至给定区域中。

这些连续缩放的电子元件需要比先前的封装占用更少面积的更小的封装。例示性封装类型包括四方扁平封装(quad flat pack，QFP)、针栅阵列(pin grid array，PGA)、球栅阵列(ball grid array，BGA)、覆晶(flip chip，FC)、三维集成电路(three-dimensionalintegrated circuit，3D IC)、晶圆级封装(wafer-level package，WLP)及堆叠封装(package on package，PoP)装置。例如，前段3D IC晶片间堆叠技术用于重新整合自系统晶片(System on Chip，SoC)分区的小晶片。所得集成晶片在系统效能方面优于原始SoC。所得集成晶片亦提供整合额外系统功能性的灵活性。如3D晶片间堆叠技术的那些进阶封装技术的优点包括提高的整合密度、较快的速度及较高的带宽，此是因为堆叠晶片之间的互连长度减少。然而，对于进阶封装技术而言，存在相当多的挑战需要处理。

发明内容

根据本揭露的一些实施例中，一种半导体封装包含一中介层；一系统整合晶片晶粒堆叠，接合至该中介层的一顶表面，该系统整合晶片晶粒堆叠包含接合在一起的两个或更多个晶粒；及多个晶片，接合至该中介层的该顶表面，其中在一第一方向上，该系统整合晶片晶粒堆叠的一第一边界与所述多个晶片中的一邻近晶片的一边界之间的一第一横向距离大于一第一临限值距离。

根据本揭露的一些实施例中，一种半导体封装包含一第一底座结构；一晶粒堆叠，接合至该第一底座结构的一顶表面，该晶粒堆叠包含使用熔合接合或混合接合来接合在一起的两个或更多个晶粒；及多个晶片，接合至该第一底座结构的该顶表面，其中在一第一方向上，该晶粒堆叠的一第一边界与所述多个晶片中的一邻近晶片的一边界之间的一第一横向距离大于一第一临限值距离。

根据本揭露的一些实施例中，一种半导体封装的制造方法，包含以下步骤：提供一第一底座结构；将多个晶片接合至该第一底座结构的一顶表面；及将一晶粒堆叠接合至该第一底座结构的该顶表面，该晶粒堆叠包含使用熔合接合或混合接合来接合在一起的两个或更多个晶粒，其中在一第一方向上，该晶粒堆叠的一第一边界与所述多个晶片中的一邻近晶片的一边界之间的一第一横向距离大于一第一临限值距离，且其中在该第一方向上，该晶粒堆叠的一第二边界与该第一底座结构的一边界之间的一第二横向距离大于一第二临限值距离。

附图说明

当结合随附附图阅读时，根据以下详细描述最佳地理解本揭露的态样。应注意，根据行业中的标准实践，未按比例绘制各种特征。实务上，为论述清楚起见，各种特征的尺寸可以任意增加或减小。

图1为说明根据一些实施例的实例半导体封装的示意图；

图2为说明根据一些实施例的图1中所示出的SoIC晶粒堆叠104的图；

图3为说明根据一些实施例的SoIC晶粒堆叠104'的图；

图4为说明根据一些实施例的实例半导体封装的示意图；

图5为说明根据一些实施例的实例半导体封装的示意图；

图6为说明根据一些实施例的实例半导体封装的示意图；