[发明专利]半导体封装及其制造方法在审
| 申请号: | 202310137689.1 | 申请日: | 2023-02-20 |
| 公开(公告)号: | CN116525557A | 公开(公告)日: | 2023-08-01 |
| 发明(设计)人: | 张任远 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
| 主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L21/56;H01L25/00 |
| 代理公司: | 北京律诚同业知识产权代理有限公司 11006 | 代理人: | 徐金国 |
| 地址: | 中国台湾新竹市*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 封装 及其 制造 方法 | ||
1.一种半导体封装,其特征在于,包含:
一中介层;
一系统整合晶片晶粒堆叠,接合至该中介层的一顶表面,该系统整合晶片晶粒堆叠包含接合在一起的两个或更多个晶粒;及
多个晶片,接合至该中介层的该顶表面,
其中在一第一方向上,该系统整合晶片晶粒堆叠的一第一边界与所述多个晶片中的一邻近晶片的一边界之间的一第一横向距离大于一第一临限值距离。
2.如权利要求1所述的半导体封装,其特征在于,在该第一方向上,该系统整合晶片晶粒堆叠的一第二边界与该中介层的一边界之间的一第二横向距离大于一第二临限值距离。
3.如权利要求2所述的半导体封装,其特征在于,进一步包含:
一第一封装基板,其中该中介层接合至该第一封装基板的一顶表面,且其中该在第一方向上,该系统整合晶片晶粒堆叠的该第二边界与该第一封装基板的一边界之间的一第三横向距离大于一第三临限值距离。
4.如权利要求3所述的半导体封装,其特征在于,进一步包含:
一第二封装基板,其中该第一封装基板接合至该第二封装基板的一顶表面,且其中在该第一方向上,该系统整合晶片晶粒堆叠的该第二边界与该第二封装基板的一边界之间的一第四横向距离大于该第三横向距离。
5.一种半导体封装,其特征在于,包含:
一第一底座结构;
一晶粒堆叠,接合至该第一底座结构的一顶表面,该晶粒堆叠包含使用熔合接合或混合接合来接合在一起的两个或更多个晶粒;及
多个晶片,接合至该第一底座结构的该顶表面,其中在一第一方向上,该晶粒堆叠的一第一边界与所述多个晶片中的一邻近晶片的一边界之间的一第一横向距离大于一第一临限值距离。
6.如权利要求5所述的半导体封装,其特征在于,在该第一方向上,该晶粒堆叠的一第二边界与该第一底座结构的一边界之间的一第二横向距离大于一第二临限值距离。
7.如权利要求6所述的半导体封装,其特征在于,进一步包含:
一第二底座结构,其中该第一底座结构接合至该第二底座结构的一顶表面,且其中在该第一方向上,该晶粒堆叠的该第二边界与该第二底座结构的一边界之间的一第三横向距离大于一第三临限值距离。
8.如权利要求7所述的半导体封装,其特征在于,进一步包含:
一第三底座结构,其中该第二底座结构接合至该第三底座结构的一顶表面,且其中在该第一方向上,该晶粒堆叠的该第二边界与该第三底座结构的一边界之间的一第四横向距离大于该第三横向距离。
9.一种半导体封装的制造方法,其特征在于,包含以下步骤:
提供一第一底座结构;
将多个晶片接合至该第一底座结构的一顶表面;及
将一晶粒堆叠接合至该第一底座结构的该顶表面,该晶粒堆叠包含使用熔合接合或混合接合来接合在一起的两个或更多个晶粒,其中在一第一方向上,该晶粒堆叠的一第一边界与所述多个晶片中的一邻近晶片的一边界之间的一第一横向距离大于一第一临限值距离,且其中在该第一方向上,该晶粒堆叠的一第二边界与该第一底座结构的一边界之间的一第二横向距离大于一第二临限值距离。
10.如权利要求9所述的制造方法,其特征在于,进一步包含以下步骤:
将该第一底座结构接合至一第二底座结构的一顶表面,且其中在该第一方向上,该晶粒堆叠的该第二边界与该第二底座结构的一边界之间的一第三横向距离大于一第三临限值距离。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310137689.1/1.html,转载请声明来源钻瓜专利网。





