[发明专利]半导体器件、半导体封装件及其制造方法

说明书

本申请提供了半导体器件、半导体封装件及其制造方法。一种半导体封装件，包括：第一半导体芯片，其具有第一衬底、位于第一衬底上的第一绝缘层和位于第一绝缘层上的多个第一接合焊盘，并且具有由第一绝缘层的上表面和多个第一接合焊盘的上表面构成的平坦的上表面；以及第二半导体芯片，其位于第一半导体芯片的上表面，并且具有第二衬底、位于第二衬底下方并且与第一绝缘层接触的第二绝缘层和位于第二绝缘层上并且分别与第一接合焊盘接触的多个第二接合焊盘，其中，第一绝缘层包括与第二绝缘层接触、嵌入在第一绝缘层中并且与多个第一接合焊盘间隔开的绝缘界面层。

相关申请的交叉引用

本申请要求于2021年9月3日向韩国知识产权局提交的韩国专利申请No.10-2021-0117673的优先权，其公开内容通过引用的方式整体并入本文。

技术领域

本公开的示例实施例涉及一种半导体器件、半导体封装件及其制造方法。

背景技术

已经努力提高诸如逻辑电路和存储器的各种半导体封装件的集成密度。作为将更多组件(例如，半导体芯片)集成到封装结构中的方法，诸如三维集成电路(3D IC)的堆叠技术已被广泛使用。

近来，3D IC技术通过使用直接接合减小堆叠芯片之间的互连长度，而可以具有高集成密度、高处理速度和宽带宽。通常，用于互连的接合焊盘已经使用镶嵌工艺制造，但可能难以实现直接接合所需的高平坦度。

发明内容

本公开的示例实施例是提供一种具有提高的可靠性的半导体封装件。

本公开的示例实施例是提供一种具有提高的可靠性的半导体芯片。

本公开的示例实施例是提供一种具有提高的可靠性的半导体芯片的制造方法。

根据本公开的示例实施例，一种半导体封装件，包括：第一半导体芯片，所述第一半导体芯片具有第一衬底、位于所述第一衬底上的第一绝缘层和位于所述第一绝缘层上的多个第一接合焊盘，并且具有由所述第一绝缘层的上表面和所述多个第一接合焊盘的上表面构成的平坦的上表面；以及第二半导体芯片，所述第二半导体芯片位于所述第一半导体芯片的所述上表面上，并且具有第二衬底、位于所述第二衬底下方并且与所述第一绝缘层接触的第二绝缘层和位于所述第二绝缘层上并且分别与所述第一接合焊盘接触的多个第二接合焊盘，其中，所述第一绝缘层包括与所述第二绝缘层接触、嵌入在所述第一绝缘层中并且与所述多个第一接合焊盘间隔开的绝缘界面层。

根据本公开的示例实施例，一种半导体封装件，包括：第一半导体芯片，所述第一半导体芯片具有第一衬底、位于所述第一衬底上的第一绝缘层、以及位于所述第一绝缘层上的多个第一接合焊盘，并且具有由所述第一绝缘层的上表面和所述多个第一接合焊盘的上表面构成的平坦的上表面；以及第二半导体芯片，所述第二半导体芯片位于所述第一半导体芯片的上表面上并且具有第二衬底、位于所述第二衬底下方并且与所述第一绝缘层接触的第二绝缘层和位于所述第二绝缘层上并且分别与所述多个第一接合焊盘接触的多个第二接合焊盘，其中，所述第一半导体芯片包括位于所述第一衬底与所述第一绝缘层之间的保护绝缘膜、贯穿所述第一衬底和所述第一绝缘层并且分别连接到所述多个第一接合焊盘的贯通电极、以及在所述多个第一接合焊盘与所述贯通电极之间顺序地位于所述保护绝缘膜上的第一导电阻挡层和第一晶种层，并且其中，所述第一导电阻挡层和所述第一晶种层向内与所述多个第一接合焊盘中的每一个的外周间隔开。