[发明专利]半导体器件和包括半导体器件的半导体封装

说明书

半导体器件可以包括：衬底、位于衬底的底表面上的第一绝缘层、在第一绝缘层中的互连结构、在第一绝缘层的底表面上的第二绝缘层、以及设置在第二绝缘层中的多个下焊盘。每个下焊盘可以设置为使得其顶表面的宽度小于其底表面的宽度。下焊盘可以包括第一下焊盘、第二下焊盘和第三下焊盘。在平面图中，第一下焊盘和第三下焊盘可以分别与衬底的中心部分和边缘部分相邻，而第二下焊盘可以设置在其间。第二下焊盘的底表面的宽度可以小于第一下焊盘的底表面的宽度并且可以大于第三下焊盘的底表面的宽度。

相关申请的交叉引用

本申请要求于2021年10月22日向韩国知识产权局递交的韩国专利申请10-2021-0142112的优先权，其全部内容通过引用合并于此。

技术领域

本公开涉及一种半导体器件和包括该半导体器件的半导体封装，并且具体地，涉及一种具有提高的可靠性的半导体器件和包括该半导体器件的半导体封装。

背景技术

随着电子工业的最新发展，对高性能、高速度和紧凑型电子元件的需求正在增加。为了满足这种需求，正在开发将多个半导体芯片安装在单个封装中的封装技术。

近来，市场对便携式电子设备的需求迅速增加，并且因此，需要减小构成便携式电子设备的电子元件的尺寸和重量。为此，有必要开发减小每个组件的尺寸和重量以及将多个单独组件集成在单个封装中的封装技术。特别是对于用于处理高频信号的半导体封装，不仅需要减小产品的尺寸，还需要实现良好的电学特性。

发明内容

本发明构思的实施例提供了一种具有提高的可靠性的半导体器件。

本发明构思的实施例提供了一种包括具有提高的可靠性的半导体器件的半导体封装。

根据本发明构思的实施例，一种半导体器件可以包括：衬底、位于衬底的底表面上的第一绝缘层、设置在第一绝缘层中的互连结构、在第一绝缘层的底表面上的第二绝缘层、以及设置在第二绝缘层中的多个下焊盘。下焊盘中的每一个可以设置为使得其顶表面的宽度小于其底表面的宽度。下焊盘可以包括第一下焊盘、第二下焊盘和第三下焊盘。当在平面图中观察时，第一下焊盘可以与衬底的中心相邻，第三下焊盘可以与衬底的边缘相邻，以及第二下焊盘可以设置在第一下焊盘与第三下焊盘之间。第一下焊盘的底表面的宽度可以大于第二下焊盘的底表面的宽度，且第二下焊盘的底表面的宽度可以大于第三下焊盘的底表面的宽度。

根据本发明构思的实施例，一种半导体封装可以包括第一半导体芯片以及位于第一半导体芯片的底表面上的第二半导体芯片。第一半导体芯片可以包括：衬底、位于衬底的底表面上的第一绝缘层、设置在第一绝缘层中的互连结构、在第一绝缘层的底表面上的第二绝缘层、以及设置在第二绝缘层中的多个下焊盘。多个下焊盘中的每一个的宽度可以随着到其底表面的距离减小而增加，并且多个下焊盘可以包括与衬底的中心相邻的第一下焊盘以及与衬底的边缘相邻的第二下焊盘。第一下焊盘的顶表面的宽度可以大于第二下焊盘的顶表面的宽度。

根据本发明构思的实施例，半导体封装可以包括封装衬底、位于该封装衬底上的第一下半导体芯片、以及位于该第一下半导体芯片上的第一上半导体芯片。第一下半导体芯片和第一上半导体芯片中的每一个可以包括：衬底、位于衬底的底表面上的第一绝缘层、设置在第一绝缘层中的互连结构、在第一绝缘层的底表面上的第二绝缘层、以及设置在第二绝缘层中的多个下图案。第一下半导体芯片还可以包括位于衬底的顶表面上的第三绝缘层以及设置在第三绝缘层中的多个上图案。第一下半导体芯片的多个上图案可以与第一上半导体芯片的多个下图案接触，并且当在平面图中观察时，随着到衬底的中心的距离减小，多个下图案的顶表面的宽度可以逐渐增加。