[发明专利]半导体组件及其形成方法

说明书

本发明实施例提供一种半导体组件及其形成方法。一种半导体组件包括：重布线结构；集成电路封装，贴合到重布线结构的第一侧；以及芯体衬底，利用第一导电连接件及第二导电连接件耦合到重布线结构的第二侧。第二侧与第一侧相对。半导体组件还包括：包含介电材料的芯体衬底的顶部层以及设置在重布线结构与芯体衬底之间的芯片。芯片夹置在介电材料的侧壁之间。

技术领域

本发明实施例提供一种半导体组件及其形成方法。

背景技术

由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续改善，半导体行业已经历快速发展。在很大程度上，集成密度的改善源自于最小特征大小(minimum feature size)的不断减小，此使得更多的组件能够集成到给定面积中。随着对缩小电子器件的需求已增加，已出现对更小且更具创造性的半导体管芯封装技术的需要。此种封装系统的实例是叠层封装(Package-on-Package，PoP)技术。在PoP器件中，顶部半导体封装被堆叠在底部半导体封装的顶部上，以提供高集成水平及组件密度。PoP技术一般能够生产功能性得到增强且在印刷电路板(printed circuit board，PCB)上占用空间小的半导体器件。

发明内容

本发明实施例提供一种半导体组件，包括：重布线结构；集成电路封装，贴合到所述重布线结构的第一侧；芯体衬底，利用第一导电连接件及第二导电连接件耦合到所述重布线结构的第二侧，所述第二侧与所述第一侧相对，所述芯体衬底的顶部层包含介电材料；以及芯片，设置在所述重布线结构与所述芯体衬底之间，所述芯片夹置在所述介电材料的侧壁之间。

本发明实施例提供一种半导体组件，包括：第一通孔及第二通孔，从重布线结构的第一侧延伸，凸块下金属与所述重布线结构相对地位于所述第二通孔上；电压调节器，实体耦合及电耦合到所述第一通孔；集成电路封装，通过所述重布线结构耦合到所述电压调节器，所述集成电路封装位于所述重布线结构的与所述第一侧相对的第二侧上；以及芯体衬底，利用导电连接件贴合到所述凸块下金属，所述芯体衬底上的介电材料夹置在所述导电连接件与所述电压调节器之间。

本发明实施例提供一种形成半导体组件的方法，所述方法包括：在第一衬底上形成重布线结构；将芯片贴合到所述重布线结构的第一侧；在芯体衬底中形成开口；将所述芯体衬底贴合到所述重布线结构的所述第一侧，所述芯片夹置在所述开口的侧壁之间；利用包封体包封所述芯体衬底，其中所述包封体沿着所述芯体衬底的侧壁延伸，其中所述包封体进一步包封所述芯片；从所述第一衬底移除所述重布线结构；以及将集成电路封装贴合到所述重布线结构的第二侧，所述第二侧与所述第一侧相对。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。

图1示出根据一些实施例的封装组件的剖视图。

图2示出根据一些实施例的图1所示剖视图的一部分的详细视图。

图3到图15、图18及图19示出根据一些实施例的用于形成封装组件的工艺期间的中间步骤的剖视图。

图16示出根据一些实施例的晶片衬底上的封装区的布局的剖视图与平面图。

图17示出根据一些实施例的面板衬底上的封装区的布局的剖视图与平面图。

图20示出根据一些实施例的封装组件的剖视图。

[符号的说明]

100、400：经单体化封装组件

101A：第一封装区/封装区

101B：第二封装区/封装区

101C～101I：封装区

102、802：载体衬底