[发明专利]半导体结构及其制造方法

说明书

本发明实施例揭示一种半导体结构及其制造方法。所述半导体结构包含衬底；重布线层RDL，包含放置在所述衬底上方的介电层以及被所述介电层环绕的多个导电件；第一导电柱，放置在所述导电件的一者上方且与其电连接；第二导电柱，放置在所述导电件的一者上方且与其电连接；第一裸片，放置在所述RDL上方且与所述第一导电柱电连接；以及第二裸片，放置在所述RDL上方且与所述第二导电柱电连接，其中所述第二导电柱的高度为基本上大于所述第一导电柱的高度，且所述第一裸片的厚度为基本上大于所述第二裸片的厚度。

分案申请信息

本申请是申请日为2017年5月16日、申请号为201710342284.6、发明名称为“半导体结构”的发明专利申请的分案申请。

技术领域

本发明实施例涉及半导体结构及其制造方法。

背景技术

使用半导体装置的电子仪器对于许多现代应用来说是必要的。随着电子技术的进步，半导体装置于大小上变得越来越小，同时具有更大的功能性及更大量的集成电路。由于半导体装置的小型化，晶片级封装(wafer level packaging，WLP)因其低成本及相对简单的制造操作被广泛地使用。在WLP操作期间，许多半导体组件被组装在半导体装置上。又者，大量制造操作为在这么小的半导体装置内实施。

然而，半导体装置的制造操作涉及许多在这么小且薄的半导体装置上的步骤及操作。小型化半导体装置的制造变得越来越复杂。制造半导体装置的复杂度的增加可造成缺陷例如不良电互连、裂痕的发展、组件分层或其它问题，而导致半导体装置的高产率损失。半导体装置是以不想要的构形生产，这将进一步加剧材料浪费并因此增加制造成本。

半导体装置与许多集成组件一起组装。因为涉及更不同的组件，半导体装置的制造操作的复杂度增加。对于修改半导体装置的结构及改善制造操作有许多挑战。因此，持续对改善制造半导体并解决上述缺陷有需求。

发明内容

在一些实施例中，一种半导体结构包含衬底；重布线层(redistribution layer，RDL)，包含放置在所述衬底上方的介电层以及被所述介电层环绕的多个导电件；第一导电柱，放置在所述导电件的一者上方且与其电连接；第二导电柱，放置在所述导电件的一者上方且与其电连接；第一裸片，放置在所述RDL上方且与所述第一导电柱电连接；以及第二裸片，放置在所述RDL上方且与所述第二导电柱电连接，其中所述第二导电柱的高度为基本上大于所述第一导电柱的高度，及所述第一裸片的厚度为基本上大于所述第二裸片的厚度。

在一些实施例中，一种半导体结构包含衬底；重布线层(RDL)，包含放置在所述衬底上方的介电层以及被所述介电层环绕的多个导电件；多个导电柱，分别放置在所述导电件上方且与其电连接；第一裸片，放置在所述衬底上方、包含面对所述RDL的第一侧及与所述第一侧相对的第二侧、且与所述导电柱的至少一者电连接；第二裸片，放置在所述衬底上方、包含面对所述RDL的第三侧及与所述第三侧相对的第四侧、且与所述导电柱的至少一者电连接，其中所述第一裸片的厚度为与所述第二裸片的厚度基本上不同，及所述第一裸片的所述第二侧与所述第二裸片的所述第四侧为在基本上相同水平。

在一些实施例中，一种制造半导体装置的方法包含提供衬底，所述衬底包含放置在所述衬底上方的重布线层(RDL)；放置第一图案化掩模在所述RDL上方；放置第一导电材料在从所述第一图案化掩模暴露出的所述RDL上方，以形成第一导电柱；移除所述第一图案化掩模；放置第二图案化掩模在所述RDL上方；放置第二导电材料在从所述第二图案化掩模暴露出的所述RDL上方，以形成第二导电柱；移除所述第二图案化掩模；放置第一裸片在所述第一导电柱上方；以及放置第二裸片在所述第二导电柱上方，其中所述第二导电柱的高度为基本上大于所述第一导电柱的高度。

附图说明