[发明专利]半导体封装结构及其制造方法在审
申请号: | 202111188724.X | 申请日: | 2021-10-12 |
公开(公告)号: | CN114050138A | 公开(公告)日: | 2022-02-15 |
发明(设计)人: | 涂顺财 | 申请(专利权)人: | 日月光半导体制造股份有限公司 |
主分类号: | H01L23/49 | 分类号: | H01L23/49;H01L23/485;H01L21/56;H01L23/31;H01L21/60 |
代理公司: | 北京植德律师事务所 11780 | 代理人: | 唐华东 |
地址: | 中国台湾高雄*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 封装 结构 及其 制造 方法 | ||
本公开提供的半导体封装结构及其制造方法,利用引线键合(wire bond)制程,同时制作出用作上下连接的导电柱以及用于连接电子元件与重布线层的电连接件,提高了制程效率,由此也可以避免由于去光阻(Stripe)制程而导致的倒柱现象。
技术领域
本公开涉及半导体技术领域,具体涉及半导体封装结构及其制造方法。
背景技术
随着半导体封装技术的演进,为了提升电性功能及节省封装空间,逐渐发展出各种立体封装技术,例如扇出式层迭封装(Fan Out Package on Package,FOPoP)。
在先芯片(Chip First)制程中,若要形成FOPoP结构,需要先形成用作上下连接的导电柱(Pillar),再进行芯片拾取的作业,然而制作导电柱(Pillar)耗时耗工,并且在制作直径小于70um的导电柱时,在去光阻(Stripe)制程中由于导电柱过细与载板的附着能力不强而发生倒柱问题。另外,黄光制程难以制作出高深宽比(Aspect Ratio)的导电柱,即较小直径的导电柱。
发明内容
本公开提供了一种半导体封装结构及其制造方法。
第一方面,本公开提供了一种半导体封装结构,包括:
电子元件;
第一导线,设于所述电子元件的一侧;
第二导线,设于所述电子元件的有源面上且电连接所述电子元件,所述第二导线相对于所述第一导线倾斜;
模封层,包覆所述电子元件、所述第一导线以及所述第二导线且暴露所述第一导线的端部和所述第二导线的端部。
在一些可选的实施方式中,所述半导体封装结构还包括:
重布线层,设于所述模封层上且分别与所述第一导线和所述第二导线电连接。
在一些可选的实施方式中,所述第一导线和所述第二导线是由一次引线形成的。
在一些可选的实施方式中,所述第一导线与所述模封层的底表面的第一接合端包括第一结球,所述第一结球与所述模封层的底表面之间的夹角在87度到92度之间。
在一些可选的实施方式中,所述第二导线与所述电子元件的第二接合端包括第二导线切断区和第二结球。
在一些可选的实施方式中,所述第二结球设于所述第二导线切断区上。
在一些可选的实施方式中,所述第二导线切断区设于所述第二结球上。
在一些可选的实施方式中,所述半导体封装结构还包括:
热耗散结构,通过所述第二导线将所述电子元件的热量传递至所述热耗散结构。
在一些可选的实施方式中,所述半导体封装结构还包括:
外部电连接件,设于所述重布线层上且与所述重布线层电连接。
第二方面,本公开提供了一种制造半导体封装结构的方法,包括:
在载板上放置电子元件;
将导线的两端分别连接所述载板和所述电子元件;
形成包覆所述电子元件和所述导线的模封层;
薄化所述模封层以露出第一导线和第二导线。
在一些可选的实施方式中,所述将导线的两端分别连接所述载板和所述电子元件,包括:
先将所述导线的一端与接合于所述载板上,再将所述导线的另一端接合于所述电子元件上。
在一些可选的实施方式中,所述再将所述导线的另一端接合于所述电子元件上,包括:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司,未经日月光半导体制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111188724.X/2.html,转载请声明来源钻瓜专利网。