[发明专利]半导体结构及其制作方法、存储器

说明书

本申请实施例所提供的半导体结构及其制作方法、存储器，半导体结构包括衬底、栅介质层、金属栅极、金属阻挡层、保护层、栅极隔离层，其中，衬底内设置有栅极沟槽；栅介质层位于栅极沟槽的侧壁和底壁上；金属栅极填充于具有栅介质层的栅极沟槽中，且金属栅极的填充厚度小于栅极沟槽的深度；金属阻挡层位于栅介质层与金属栅极之间；保护层覆盖于第一沟槽的侧壁和底壁，该第一沟槽为栅极沟槽在形成栅介质层、金属栅极以及金属阻挡层之后空余的部分；栅极隔离层填充于具有保护层的第一沟槽中。本申请通过上述保护层，可以有效将栅介质层与外界隔离开来，从而有助于提高WL的电性稳定性，进而提升存储器的性能。

技术领域

本申请实施例涉及半导体技术领域，尤其涉及一种半导体结构及其制作方法、存储器。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)作为一种公知的半导体存储元件，目前已被广泛使用于各种电子设备中。其中，DRAM由许多重复的存储单元(cell)组成，每一个存储单元主要由一个晶体管与一个由晶体管所操控的电容器所构成，且存储单元会排列成阵列形式，每一个存储单元通过字线(word line，简称WL)与位线(bit line，简称BL)彼此电性连接。

传统的DRAM，在WL顶层沉积栅极隔离层时，栅极隔离层生成的副产物会与WL的栅介质层直接接触，在高温的作用下该副产物会直接进入栅介质层，造成WL的电性不稳定，从而影响存储器的性能。

发明内容

本申请实施例提供一种半导体结构及其制作方法、存储器，可以有效提高WL的电性稳定性，提升存储器的性能。

第一方面，本申请提供一种半导体结构，该半导体结构包括：

衬底，所述衬底内设置有栅极沟槽；

栅介质层，所述栅介质层位于所述栅极沟槽的侧壁和底壁上；

金属栅极，所述金属栅极填充于具有所述栅介质层的所述栅极沟槽中，且所述金属栅极的填充厚度小于所述栅极沟槽的深度；

金属阻挡层，所述金属阻挡层位于所述栅介质层与所述金属栅极之间；

保护层，所述保护层覆盖于第一沟槽的侧壁和底壁，所述第一沟槽为所述栅极沟槽在形成所述栅介质层、所述金属栅极以及所述金属阻挡层之后空余的部分；

栅极隔离层，所述栅极隔离层填充于具有所述保护层的所述第一沟槽中。

在一种可行的实施方式中，所述保护层还位于所述衬底的上表面与所述栅极隔离层之间。

在一种可行的实施方式中，所述保护层的材料采用氧化物。

在一种可行的实施方式中，所述氧化物的材料包括二氧化硅和/或氮氧化硅。

在一种可行的实施方式中，所述保护层的厚度为2nm～5nm。

在一种可行的实施方式中，所述栅介质层采用高介电常数材料。

在一种可行的实施方式中，所述金属阻挡层采用的材料包括氮化钛。

在一种可行的实施方式中，所述栅极隔离层采用的材料包括氮化硅，所述栅极隔离层覆盖所述衬底的上表面。

第二方面，本申请提供一种半导体结构的制作方法，包括：

提供衬底，所述衬底内设置有栅极沟槽，所述栅极沟槽中包括栅介质层、金属栅极以及金属阻挡层；其中，所述栅介质层位于所述栅极沟槽的侧壁和底壁上，所述金属栅极填充于具有所述栅介质层的所述栅极沟槽中，且所述金属栅极的填充厚度小于所述栅极沟槽的深度，所述金属阻挡层位于所述栅介质层与所述金属栅极之间；