[发明专利]半导体结构及其制作方法

说明书

本发明涉及一种半导体结构及其制作方法。半导体结构，包括：半导体衬底；介质层，位于所述半导体衬底上；栅极结构，包括带隙可调的材料层，所述带隙可调的材料层位于所述介质层上，且在接收电子流入时，所述带隙可调的材料层的费米能级向导带侧偏移，在向外流出电子时，所述带隙可调的材料层的费米能级向价带侧偏移。本发明能够有效降低栅极结构制造难度。

技术领域

本申请涉及半导体技术领域，特别是涉及一种半导体结构及其制作方法。

背景技术

在半导体器件制造领域中，随着器件尺寸不断缩小，栅极介电层二氧化硅厚度不断减薄。但是由于氧化层收缩的限制，当栅极氧化层厚度降低到2nm以下时栅极较大的漏电变得不可忽略。因此，在器件介电层制备过程中引入了高k介质。高k介质可在保持相同的等效氧化厚度(equivalent oxide thickness,EOT)的基础上进一步提高栅极介电层的物理厚度，从而有效降低漏电流、具有更优异的器件开关特性等优点。

随着高k介质的引入，高k介质与传统的栅极材料多晶硅存在费米钉扎、硼穿透(boron penetration)等问题，且多晶硅栅极还遭遇难以避免的耗层效应(depletioneffect)，使得等效的栅极介电层厚度增加、栅极电容值下降，进而导致元件驱动能力的衰退等困境。针对此问题，利用金属栅极来取代传统的多晶硅栅极，，成为器件进一步发展的必然。

而为了降低金属栅极与半导体衬底之间的金半势垒，形成良好的欧姆接触，对于NMOS管而言，金属栅极的功函数需要在4.1eV附近；而对于PMOS管而言，金属栅极功函数需要满足大约5.1eV，这时候找到能够同时满足NMOS管和PMOS管的金属栅极功函数的金属就比较困难，从而增大了栅极结构制造的难度。同时，由于费米钉扎等效应的存在，金属栅极很难通过调节金半接触的功函数差，进而去达到调整器件的阈值电压的作用。

发明内容

基于此，提供一种能够降低栅极结构制造难度的半导体结构及其制作方法。

一种半导体结构，包括：

半导体衬底；

介质层，位于所述半导体衬底上；

栅极结构，包括带隙可调的材料层，所述带隙可调的材料层位于所述介质层上，且在接收电子流入时，所述带隙可调的材料层的费米能级向导带侧偏移，在向外流出电子时，所述带隙可调的材料层的费米能级向价带侧偏移。

在其中一个实施例中，所述半导体结构包括NMOS管与PMOS管，所述NMOS管与所述PMOS管均包括所述栅极结构。

在其中一个实施例中，所述带隙可调的材料层包括石墨烯膜层。

在其中一个实施例中，所述介质层包括界面膜层以及高k介质膜层，所述界面膜层位于所述半导体衬底的表面，所述高k介质膜层位于所述界面膜层的表面，所述带隙可调的材料层位于所述高k介质膜层的表面。

在其中一个实施例中，所述栅极结构还包括栅电极，所述栅电极位于所述带隙可调的材料层上。

在其中一个实施例中，所述栅电极的材料包括金属、金属氮化物、金属硅化物以及金属合金中的任意一种或几种。

在其中一个实施例中，所述半导体结构还包括侧壁保护层，所述侧壁保护层位于所述栅极结构以及所述介质层的侧壁，且与所述栅电极共同封闭所述带隙可调的材料层。

在其中一个实施例中，位于所述栅极结构相对两侧的所述半导体衬底形成源区以及漏区，所述半导体结构还包括源电极以及漏电极，所述源电极位于所述源区上，所述漏电极位于所述漏区上。

一种半导体结构的制作方法，包括：

提供半导体衬底；

于所述半导体衬底上形成介质层；